Пожалуй, наиглавнейшим моментом в вопросе четкого функционирования компьютера является настройка параметров различных подсистем из BIOS Setup, мимо которой пройти просто невозможно. Основная система ввода/вывода (BIOS — Basic Input Output System) является своего рода "прослойкой" между аппаратной (комплектующие) и программной (операционная система) частями ПК. В ней содержится информация относительно установленных компонент и общих настроек всей системы. Однако большинство установок имеют свою специфику, определяя некоторые особенности и тонкости функционирования управляемых ими подсистем. Систему можно настроить на максимальную эффективность, установив соответствующие параметры на максимально возможные значения с точки зрения производительности, но при этом нет никакой гарантии, что компьютер будет работать надежно и без сбоев. С другой стороны, систему можно настроить на максимальную отказоустойчивость, "загрубив" при этом производительность. Каждая из этих крайностей имеет свои плюсы и минусы, поэтому обычно стремятся достичь "золотой середины", варьируя значения соответствующих пунктов настройки BIOS Setup. Таким образом, можно получить оптимально сбалансированные параметры и добиться максимально возможной производительности при обеспечении стабильного функционирования ПК.

Основными моментами в данном вопросе являются установки параметров, предназначенных для конфигурирования системного ОЗУ (оперативной памяти): всевозможные задержки, специфические режимы работы, общие схемы функционирования и т.д. — все, что касается этого вопроса можно найти в разделе "Advanced Chipset Setup" (или "Chipset Features Setup") в BIOS Setup.

Auto Configuration

Этот пункт в настройке является, пожалуй, основным, однако встречается не в каждой системе — точнее сказать, на всех материнских платах для 486-совместимых процессоров и на большей части Pentium-совместимых материнских плат. Он определяет возможность изменений в настройках подсистемы памяти типа FPM DRAM и EDO DRAM, указывая длительность цикла обращения (минимальный промежуток времени в течение которого можно выполнить циклическое обращение по произвольный адресам) к данным: 60ns (оптимизировано для микросхем памяти с временем доступа 60ns), 70ns (оптимизировано для микросхем памяти с циклом доступа 70ns) и Disable (в данном случае разрешить "ручную" настройку имеющихся параметров подсистемы памяти). При асинхронной передаче данных гарантируется, что определенная операция будет полностью осуществлена за фиксированный промежуток времени, поскольку в данном случае функционирование памяти не привязывается к частоте системной шины. Поэтому, если данные появляются сразу за фронтом системного синхросигнала, то они будут считаны лишь по приходу следующего фронта тактового импульса. Значения 60/70 ns данного пункта указывают системе, что надо использовать предустановки, занесенные производителем материнской платы заранее, которые обеспечивают стабильную работу памяти, исходя из установленной длительности цикла доступа. Понятно, что при этом наверняка теряется некоторая часть максимально возможной производительности. Поэтому, чтобы дать возможность проведения гибкой конфигурации, этот параметр необходимо установить в положение Disable, открыв доступ к другим установкам настройки подсистемы памяти.

DRAM Read Timing

Параметр, характеризующий скорость чтения данных из массива памяти. Сам массив представляет собой некое подобие координатной сетки, где есть положение по горизонтали (адрес строки) и по вертикали (адрес столбца). Упрощенно, на пересечении каждого конкретного адреса строки и столбца находится единичный "строительный элемент" массива — ячейка памяти, которая представляет собой ключ (транзистор) и запоминающий элемент (конденсатор). Логическое состояние ячейки (физически — заряд в конденсаторе) представляется довольно просто: есть заряд — "1", нет заряда — "0".

Для чтения содержимого из одной ячейки памяти в самом простом случае необходимо пять тактов. Сначала на шину выставляется адрес строки (первая половина полного адреса ячейки памяти). Затем подается строб RAS# (Row Address Srobe), который является своего рода контрольным сигналом (защелка адреса строки), подтверждающим полученный адрес строки для записи в специально отведенное место — регистр микросхемы памяти. После этого передается адрес столбца (вторая половина полного адреса ячейки памяти), следующим тактом за которым идет сигнал подтверждения принимаемого адреса (защелка адреса столбца) — CAS# (Column Address Strobe). И, наконец, следует операция чтения из ячейки памяти, контролируемая сигналом разрешения записи — WE# (Write Enable). Однако если считываются соседние ячейки, то нет надобности передавать каждый раз адрес строки или столбца, и процессор "считает", что необходимые данные расположены по соседству. Поэтому на считывание каждой последующей ячейки понадобится уже три такта системной шины. Отсюда и берет свое начало существование определенных схем функционирования (тайминги, в широком смысле этого понятия, обычно означающего временной параметр) конкретного фундаментального типа ОЗУ: xyyy-yyyy-…, где x — количество тактов шины, необходимое для чтение первого бита, а у — для всех последующих.

Так, цикл доступа процессора к памяти состоит из двух фаз: запроса (Request) и ответа (Response). Фаза запроса состоит из трех действий: подача адреса, подача запроса на чтение и подтверждение (необязательно). В фазу ответа входит выдача запрашиваемых данных и подтверждение приема. Довольно часто происходит чтение четырех смежных (соседних) ячеек, поэтому многие типы памяти специально оптимизированы для данного режима работы, и в сравнительных характеристиках быстродействия обычно приводится только количество циклов, необходимое для чтения первых четырех ячеек. В данном случае речь идет о пакетной передаче, которая подразумевает подачу одного начального адреса и дальнейшую выборку по ячейкам в установленном порядке — такого рода трансфер улучшает скорость доступа к участкам памяти с заранее определенными последовательными адресами. Понятно, что в случае необходимости чтения данных с непоследовательного адреса в "цепочке" пакетной передачи возникает разрыв и первый бит следующего произвольного обращения (адреса) считается со стандартным пятитактным доступом, описаваемым выше. Обычно процессор формирует адресные пакеты на четыре передачи данных вперед, поскольку предполагается, что система автоматически возвратит данные из указанной ячейки и трех следующих за ней. Преимущество такой схемы очевидно: на передачу четырех порций данных требуется всего одна фаза запроса.

Например, для памяти типа FPM DRAM применяется схема 5333-3333-…, в отличие от первой разновидности динамического ОЗУ, где применялась самая простая — 5555-5555-… Для памяти EDO DRAM после первого считывания блока данных увеличивается время доступности данных того ряда, к которому происходит доступ в настоящий момент, при этом уменьшается время получения пакета данных, т.к. схема доступа уже 5222-2222-… Синхронное ДОЗУ типа SDRAM, в отличие от асинхронного (FPM и EDO), "свободно" от передачи в процессор сигнала подтверждения и выдает/принимает данные в строго определенные моменты времени (только совместно с сигналом синхронизации системной шины), что исключает несогласованность между отдельными компонентами, упрощает систему управления и дает возможность перейти на более "короткую" схему работы: 5111-1111-… Аналогичную временную диаграмму имеет и пакетное ДОЗУ на основе схемы расширенного доступа к данным (BEDO DRAM) — последняя разновидность асинхронного типа динамической памяти.

Поэтому в рассматриваемом пункте меню настройки можно встретить варианты допустимых значений для циклов обращения к памяти: x333 или x444 оптимально подходит для FPM DRAM, x222 или x333 — для EDO DRAM, и x111 или x222 — для BEDO DRAM (и SDRAM). Варьируя эти параметры и стараясь использовать более короткую диаграмму для конкретного типа памяти, можно добиться некоторого повышения производительности.

DRAM Write Timing

Параметр, аналогичный по принципу предыдущему, с той разницей, что происходит настройка произведения операций записи. Для фундаментальных типов памяти FPM DRAM и EDO DRAM значение рассматриваемого параметра одинаково, поскольку выигрыш от принципа EDO можно получить только на операциях чтения. Соответственно, устанавливаемые значения аналогичны "DRAM Read Timing", принимая во внимание особенности архитектуры используемой памяти.

Fast RAS-to-CAS Delay

Установка, характеризующая задержку в циклах тактового сигнала между стробами RAS# и CAS# (как уже говорилось, по сигналам RAS# и CAS# внутрикристальные триггеры фиксируют части полного адреса — строки и столбца), за которую данные из накопителя ДОЗУ передаются на выходные усилители (SenseAmp, играющие роль временного буфера и усилителя уровня, поскольку сигнал, выходящий из микросхемы, достаточно слабый), и обычно составляющую 2ns. Эта задержка вводится умышленно и необходима для того, чтобы было достаточно времени для однозначного определения адреса строки (сигнал RAS#) и столбца (сигнал CAS#) ячейки. Иными словами, данный параметр характеризует интервал между выставлением на шину контроллером памяти сигналов RAS# и CAS#. Понятно, что чем меньше данное значение, тем лучше, однако не стоит забывать, что за ним стоит возможность самих микросхем памяти реализовать установленную задержку, поэтому выбор здесь неоднозначен.

DRAM RAS Precharge Time

Параметр, определяющий время повторной выдачи (период накопления заряда, подзаряд) сигнала RAS#, т.е. через какое время контроллер памяти будет способен снова выдать сигнал инициализации адреса строки. Это связано с необходимостью проведения фаз обновления содержимого ячеек памяти. Данная установка может принимать значения 3 или 4 (в циклах шины), и во временном отношении аналогична предыдущей — чем меньше, тем лучше. Иногда возможен вариант, когда можно выставить конкретную схему циклов регенерации или прямо указать время обновления содержимого строки памяти, выражаемое в микросекундах (m s).

Для поддержания целостности информации заряд конденсаторов следует периодически обновлять (регенерировать), читая содержимое всего ряда целиком и заново перезаписывая. Устройствам памяти с динамической "природой" присущ один довольно серьезный недостаток - высокая вероятность образования ошибки, когда данные, записанные в определенную ячейку, при считывании могут оказаться иными, что связано с циклами регенерации заряда в ячейке памяти. Для контролирования и исправления этого недостатка существует два способа проверки целостности данных: контроль бита четности и код коррекции ошибок. Как уже упоминалось, элементарная ячейка динамической памяти состоит из одного конденсатора и запирающего транзистора, что дает возможность достичь большей плотности размещения элементов (большее количество ячеек на единицу площади) по сравнению со статической. С другой стороны, данная технология имеет ряд недостатков, главным из которых является то, что заряд, накапливаемый на конденсаторе, теряется со временем. Несмотря на то, что при топологии конденсаторов ячеек динамической памяти используется хороший диэлектрик с электрическим сопротивлением в несколько тераом (х10 12 Оhm), заряд теряется достаточно быстро, так как размеры одного конденсатора микроскопические, а емкость мизерна — порядка 10 -15 F. При такой емкости на одном конденсаторе накапливается всего порядка 40000 электронов.

Среднее время утечки заряда в массиве ДОЗУ составляет порядка сотни или даже десятков миллисекунд, поэтому его необходимо перезаряжать с 64ms интервалом, согласно требованиям JEDEC Std 21-C. Данные из ядра считываются и передаются на усилители уровня, после чего, не поступая на выход, записываются обратно в массив. Стандартно, банк микросхемы памяти (массив ячеек, имеющий определенную организацию структуры, состоящей из строк и столбцов) содержит или 2k, или 4k, или 8k строк (точнее, или 2048, или 4096, или 8192), доступ к которым позволяет производить одновременную регенерацию всего массива, относящегося к этой строке. Как бы то ни было, наилучшая схема регенерации заключается не в одновременном обновлении содержимого ячеек всех строк, а в поочередном обновлении индивидуально каждой строки. В результате, взяв за основу 4k-массив (средняя плотность), можно вычислить стандартную нормальную схему регенерации одной строки, поделив полный цикл обновления на количество строк: 64000m s/4096=15.625m s. В случае, если банк содержит более 4k строк, любые две строки могут обрабатываться одной командой, или все решается простым кратным увеличением частоты регенерации — с точностью до наоборот, если банк содержит менее 4096 строк. Если рассматривать возможные варианты решения проблемы обновления содержимого массива ДОЗУ, на данный момент известны три различных метода регенерации данных.

Регенерация одним RAS (ROR — RAS Only Refresh). В данном случае адрес регенерируемой строки передается на шину адреса, в ответ на что выдается сигнал RAS# (точно так же, как при чтении или записи). При этом выбирается строка ячеек, и данные из них временно поступают на внутренние цепи (точнее, на выходные усилители уровня) микросхемы, после чего записываются обратно. Так как сигнала CAS# не следует, цикл чтения/записи не начинается. В следующий раз передается адрес следующей строки и так далее, пока не восстановятся все ячейки, после чего цикл регенерации повторяется. Недостатком этого метода, безусловно, является то, что занимается шина адреса, и в момент регенерации блокируется доступ к другим подсистемам компьютера. Это сильно снижает общую производительность, поскольку подобного рода регенерацию в микросхемах памяти необходимо осуществлять довольно часто.

CAS перед RAS (CBR — CAS Before RAS). При нормальном цикле чтения/записи сигнал RAS# всегда приходит первым, а за ним следует CAS#. Если же CAS# приходит раньше RAS#, то начинается специальный цикл регенерации (CBR), при котором адрес строки не передается, а микросхема использует свой собственный внутренний счетчик, содержимое которого увеличивается на 1 (дискретное инкрементирование) при каждом цикле CBR. Этот режим позволяет регенерировать память не занимая шину адреса, что, безусловно, более экономично в плане использования системных ресурсов.

Механизм автоматической регенерации (AutoPrecharge) или саморегенерации (SEREf — SElf REfresh) обычно используется в режиме энергосбережения, когда система переходит в состояние "сна" и формирователь синхросигналов деактивируется. Режим расширенной регенерации (EREf — Extended REfresh) не является отдельным методом, характеризующим саму способность микросхемы, а, как и сокращенная (REREf — REduce REfresh), определяет только режим периодичности обновления содержимого массива относительно нормального цикла (Normal, 15.625m s), и состоит в "подмножестве" цикла саморегенерации. При EREf энергия экономится потому, что теперь регенерацию страницы (строки) можно производить значительно реже: скажем, через 125.2m s, а не через 15.625m s, как это происходит при стандартной регенерации. Сокращенная регенерация рекомендуется к использованию в микросхемах памяти большой емкости (64Mbit устройства и более емкие) и в модулях памяти с большим количеством микросхем (16 и более). Саморегенерация используется в периоды микропотребления (общее состояние системы — Suspend), когда содержимое микросхемы памяти регенерируется самостоятельно путем инкрементирования своего внутреннего счетчика — это значит, что все функции управления можно выключить. В таком состоянии обновление данных в ячейках по вышеописанным методам невозможно, потому как некому посылать сигналы на регенерацию, и микросхема памяти делает это сама — в ней запускается свой собственный генератор, который тактирует ее внутренние цепи.

Так, метод ROR использовался еще в первых микросхемах DRAM и на данный момент практически не применяется. Метод CBR активно используется в микросхемах EDO DRAM. Саморегенерация рекомендована для систем на основе SDRAM и поддерживает значения: 3.906m s (0.25х-сокращенная), 7.812m s (0.5х-сокращенная), 15.625m s (нормальная), 31.25m s (2х-расширенная), 62.5m s (4х-расширенная) и 125.2m s (8х-расширенная). Понятно, что сама способность конкретной микросхемы памяти (контролируемая со стороны "закрытых" установок в BIOS или саморегенерация) определяется архитектурно и зависит от типа используемой памяти. Однако выставив наибольший временной цикл, можно "не вписаться" в общую временную диаграмму, поэтому производитель модуля памяти такого рода информацию просто заносит в специально отведенное место — микросхему SPD , которой оснащено большинство современных модулей DIMM. В случае, если таковой микросхемы на используемом модуле нет, то можно, при условии, что это позволяет гибкая настройка BIOS Setup, самостоятельно выставить периодичность проведения регенерации, исходя из стандартных 15.625m s для 4k массива банка, кратно уменьшая (сокращенная) цикл при увеличении количества строк, или увеличивая (расширенная) цикл при уменьшении количества строк — все зависит от логической организации (количество банков и структура банка) микросхемы и их количества в конкретном модуле памяти.

MA Wait State

Период ожидания до переключения адреса, который позволяет установить или снять дополнительный такт задержки до начала обращения к конкретной микросхеме памяти (подача сигнала выбора кристалла, CS#). Своего рода "контрольной точкой" срабатывания является переключение сигнала MA# (Memory Address) с одно- или двухтактным опережением CS#. Более подробно этот пункт будет рассмотрен ниже применительно к синхронным системам.

DRAM R/W Leadoff Timing

Данный пункт характеризует число тактов, затрачиваемое подсистемой памяти при подготовке выполнения операции чтения/записи данных, определяя их количество на шине до выполнения операции в самой микросхеме. При этом возможны следующие значения: 8/7 и 7/5 — количество тактов для чтения/записи соответственно. Как и любой параметр, характеризующий задержку, его необходимо стараться установить с меньшим значением.

Speculative Leadoff

Параметр, включающий (Enable) и выключающий (Disable) режим опережающей выдачи сигнала чтения (READ), разрешение которого позволяет выдавать его немного ранее, чем адрес будет декодирован (однозначно определен при помощи стробов RAS# и CAS#). Поскольку на определение адреса необходимой ячейки требуется определенное время, система теряет такты, которые могут использоваться с пользой. Поэтому включение этого параметра дает возможность считать следующий адрес ячейки, пока идет процесс определения координаты ячейки, адрес которой считался ранее. Данный прием также позволит в некоторой степени сэкономить время и уменьшить количество "холостых" тактов системной шины.

DRAM ECC/Parity Select

Параметр, управляющий режимами контроля целостности данных: кода коррекции ошибки (ECC — Error Correction Code) и проверки четности (Parity). Нередко встречается также пункт "DRAM Data Integrity Mode".

По характеру ошибки памяти можно разделить на два типа. Временные ошибки (сбои, Soft Errors), связанные с воздействием космических лучей, альфа-частиц, посторонних и внутренних шумов, приводят обычно к однократному изменению информации, и чаще всего данные записываются в ту же ячейку повторно без ошибок. Постоянные ошибки (отказы, Hard Errors), возникающие вследствие неисправности самих микросхем памяти, зачастую приводят к потере информации в целом столбце или даже во всей микросхеме.

В случае использования схемы Parity один бит четности сохраняется в специально выделенной области памяти вместе с каждыми восемью битами информации. Бит четности формируется так: подсчитывается количество "единиц" в двоичном представлении байта: если оно четное, то данный бит принимает значение "1", если нет — "0". После этого данные записываются в оперативную память. При считывании этого байта данных из ячейки к нему "приписывается" бит четности и затем анализируется 9bit значение. Если в этом числе нечетное количество единиц, то бит четности "обрезается" и байт информации передается на обработку — в противном случае генерируется ошибка четности и работа компьютера приостанавливается с выдачей сообщения. Если изменено четное количество бит информации, проверка бита четности не сработает. Однако, несмотря на то, что схема контроля четности может выявлять максимум двухбитные ошибки, исправлять их она не способна.

Механизм ECC может не только выявлять, но и исправлять ошибки, а также генерировать ошибку четности. Обычно данная схема работы основывается на использовании кодов Хемминга (помехоустойчивые коды), позволяющих выявлять и исправлять один неверный бит или же найти две и исправить одну ошибку (корректирующие свойства кода определяются его избыточностью). Коррекция ошибок намного сложнее контроля четности и используется в системах, где необходима передача большого количества информации с минимальной вероятностью ошибки. В любом случае, будь то схема Parity или ECC, использование данных типов памяти может снизить производительность: если контроль четности может "затормозить" систему на 2—3 %, то у ECC этот показатель иногда доходит до 10% в зависимости от сложности используемого алгоритма. Кроме этого, 72bit модуль ECC дороже своего обычного 64bit "аналога" при условии одинаковой емкости, поэтому выбор использования данных типов памяти на ПК является исключительно делом каждого.

Наличие в ПК модуля, поддерживающего схему ECC, определяется самой системой, и если таковые не обнаружены, пункт меню "DRAM Data Integrity Mode" изменить невозможно — "серое" поле с индикацией "Non-ECC". Разрешение (Enable) же пункта "DRAM ECC/Parity Select" при условии, что в системе используются соответствующие модули памяти, приводит к активации контроля коррекции ошибки или к включению механизма контроля четности.

SDRAM Configuration

Параметр, определяющий способ настройки подсистемы памяти на основе SDRAM и принимающий значения: by SPD (необходимые параметры считываются из специальной микросхемы последовательного детектирования , устанавливаемой на модуле памяти, и полностью оптимально согласованы с типом и индивидуальными характеристиками установленных на нем микросхем) или Manual (разрешено варьировать определенные параметры "вручную", причем соответствующие пункты меню этих параметров становятся доступными для изменения). Суть данной установки сводится к тому, что в случае использования схемы Manual разрешается доступ к изменению параметров "SDRAM CAS Latency Time", "SDRAM RAS-to-CAS Delay" и "SDRAM RAS Precharge Time", которые образуют основную тайминговую схему работы памяти (CL-t RCD -t RP соответственно) и позволяют осуществлять более гибкую настройку подсистемы на основе синхронного ДОЗУ — все аналогично рассматриваемому ранее параметру "Auto Configuration". В случае использования схемы SPD требуемые значения автоматически загружаются из микросхемы EEPROM, в которой производитель конкретного модуля памяти заранее "прошивает" необходимые значения временных параметров (таймингов), гарантируя стабильную работу.

При синхронной работе с памятью операции выполняются строго с тактами системного генератора. При этом само управление синхронного ДОЗУ несколько усложняется относительно асинхронного, поскольку приходится вводить дополнительные защелки, хранящие адреса, данные и состояния сигналов управления. В результате этого вместо продолжительности цикла доступа, применяющегося для характеристики в асинхронных системах, для описания быстродействия SDRAM прибегают к указанию длительности периода синхросигнала (t CLK — Clock time — величина, обратно пропорциональная частоте следования синхроимпульсов). Поэтому в некоторых разновидностях BIOS возможно указание непосредственно длительности периода синхросигнала: 7ns (максимальная частота функционирования данного модуля — 143MHz, следовательно, используемые временные схемы будут оптимизированы для устройств памяти с параметром -7, указываемом непосредственно на самой микросхеме), 8ns (максимальная частота функционирования данного модуля — 125MHz, поэтому временные установки будут оптимизированы для приборов памяти с параметром -8) и 10ns (максимальная частота функционирования данного модуля — 100MHz, поэтому временные установки будут оптимизированы для микросхем памяти с параметром -10), которые работают аналогично описываемым ранее в пункте "Auto Configuration", но встречаются сравнительно редко.

Стандартно, массив микросхемы содержит логические банки (Bank), количество и организация которых определяется индивидуальностью (фундаментальностью) самой архитектуры и конечной емкостью микросхемы. Банки содержат логические строки (Row), называемые также страницами (Page, во избежание путаницы с физическими строками), которые, в свою очередь, содержат столбцы (Column) — матрица, образуемая такой иерархией, и является ядром микросхемы памяти. Строка — это объем считываемых или записываемых данных в один из нескольких банков ядра. Столбцы — подмножества строк, которые считываются или записываются в индивидуальных фазах операций чтения/записи.

Рассмотрим последовательно продвижение данных по микросхеме. Обычно цикл начинается по приходу команды активизации банка, которая выбирает и активирует необходимый банк и строку в его массиве. В течение следующего цикла информация передается на внутреннюю шину данных и направляется на усилитель уровня (как говорилось ранее, своего рода "накопитель", играющий роль как усилителя сигнала, так и временного буфера). Когда усиленный уровень сигнала достигает необходимого значения, данные запираются (Latch) внутренним синхросигналом - этот процесс, именуемый задержкой между определением адреса строки и столбца (t RCD — RAS#-to-CAS# Delay), занимает 2—3 цикла системной шины (количество периодов синхросигнала). После этой задержки команда чтения может подаваться совместно с адресом столбца, чтобы выбрать адрес первого слова (в данном случае, объем данных, передаваемых за один цикл, равный ширине шины данных микросхемы памяти), которое надо считать с усилителя уровня. После выставления команды чтения выполняется двух- или трехтактная задержка строба выбора столбца (задержка сигнала CAS# — CAS# Latency или просто CL), в течение которой данные, выбранные из усилителя уровня, синхронизируются и передаются на внешние выводы микросхемы (линии DQ). За первым словом следуют остальные в течение каждого последующего синхросигнала, отрабатывая полную установленную длительность пакета (Burst Length) — количество непрерывно передаваемых слов за одну фазу передачи данных. Лишь после того, как вся информация передалась, данные можно возвратить обратно из усилителя в строку пустых ячеек массива для восстановления его содержимого, что занимает 2—3 тактовых цикла. Справедливости ради необходимо заметить, что вопреки правильной записи последовательности t RCD -CL-t RP обычно основная тайминговая схема имеет вид CL-t RCD -t RP , таким образом указывая степень важности составляющих ее параметров. Динамический, а значит обладающий свойством ослабевания сигнала и утечки, по своей природе массив ячеек должен регенерировать их содержимое. Периоды восстановления заряда устанавливаются регенерирующим контроллером программы мониторинга, выполняемой счетчиком регенерации (Refresh Counter) — подобное восстановление требует 7—10 циклов, в течение которых поток данных прерывается.

Процедура записи в рассмотрении временной схемы доступа аналогична фазе чтения с разницей в дополнительном интервале t WR , характеризующем период восстановления интерфейса после проведения операции. Иными словами, период восстановления в фазе записи — это обычно двухтактная задержка между окончанием выдачи данных на шину (последний импульс по Data Bus) и инициированием нового цикла. Этот временной интервал обеспечивает восстановление интерфейса после проведения операции записи и гарантирует корректность ее выполнения. В результате, по окончанию передачи последнего слова в фазе записи, строка банка, к которой происходит обращение, входит в стадию регенерации не сразу, а по истечении дополнительной задержки, минимальное значение которой обуславливается наименьшим интервалом, в течение которого ожидается корректное завершение текущей операции записи. Поэтому время активности страницы в фазе записи становиться больше значения t RAS фазы чтения на длительность периода восстановления, t WR .

SDRAM CAS Latency Time

Задержка выдачи сигнала CAS# для микросхемы синхронного ДОЗУ является одной из важнейших характеристик и обозначает минимальное количество циклов шины (Clock Period) от момента "фиксации" запроса данных стробом CAS# до момента их устойчивого определения и считывания. Предполагается, что на момент прихода фронта сигнала CAS# на адресных входах имеются правильные данные. Однако, поскольку везде существуют временные задержки (в том числе и внутри самой микросхемы), то специально отводится некоторое время на их преодоление, причем в силу разброса параметров задержки для разных адресных линий могут быть разными — это и есть в данном случае CAS Latency (CL), а CL2 и CL3 — время вводимой задержки в тактах (2 и 3 соответственно). Чем меньше задержка — тем больше скорость работы с памятью, но и тем больше риск, что данные попадут "не по адресу", что непременно вызовет сбой. Устойчивость к подобным сбоям — есть устойчивость по CL.

Иными словами, CL — это задержка между формированием логикой управления кристалла микросхемы команды чтения и доступностью к чтению первого слова. Если регистрация (опознавание приемником сигнала конкретного логического уровня) команды чтения происходит по фронту такта N, а CL составляет M тактов, то соответствующие данные будут доступны через N+M тактов. Однако, для обеспечения гарантированной выдачи данных, транзисторы выходных цепей линий данных включаются на один такт раньше (N+M-1), т.е. на них выводятся данные с неопределенными (на тот момент) уровнями, в результате чего контроллер памяти ожидает еще один такт, и только после этого принимает поступающие данные. При использовании CL2 для модулей, рассчитанных для данной частоты на CL3, выходные цепи могут не успеть выставить нужный уровень (и обеспечить номинальный ток) для точного представления данных на шине и может возникнуть ошибка.

SDRAM RAS-to-CAS Delay

Аналогичного рода параметр (Fast RAS-to-CAS Delay), определяемый как t RCD , описывался ранее, и в данном случае может принимать значения 2 или 3, устанавливая двух- и трехтактную задержку от начала передачи команды активизации конкретного логического банка до момента приема команды чтения/записи по приходу фронта CAS# (переход в активный низкий уровень). Другими словами, после подачи команды активизации банка, строку, к которой происходит обращение, необходимо предварительно зарядить (выполнить цикл накопления заряда, Precharge) до момента поступления команды чтения (определяемой адресом столбца). Это означает, что данные передаются из массива памяти на внутрикристальный выходной усилитель уровня с задержкой 2 или 3 цикла. Необходимо понимать, что рассматриваемая задержка сама по себе играет довольно незначительную роль в общей задержке при условии попадания в страницу и/или чтения данных из открытой страницы. Тем не менее, далеко не в каждом BIOS можно варьировать значение данной задержки по причине отсутствия соответствующего параметра, однако в действительности t RCD учитывается также в значении "Bank X/Y Timing".

SDRAM RAS Precharge Time

Длительность подзаряда строки — t RP . В данном случае микросхема DRAM с двумя/четырьмя банками (логическая организация) позволяет "скрыть" это время, чтобы обеспечить непрерывный ввод/вывод данных: в то время, когда происходит какая-либо операция с одним банком памяти, другой успевает регенерировать (обновить данные). Проще говоря, данный параметр позволяет определять быстрое (Fast) или медленное (Slow) накопление заряда по линии RAS# до начала цикла регенерации. Установка значения Fast увеличивает быстродействие, однако может привести к нестабильности работы. Slow же действует наоборот — повышает стабильность работы компьютера, однако увеличивает время, затрачиваемое на цикл регенерации данных. Поэтому рекомендуемое значение Fast следует устанавливать в случае уверенности в качестве микросхем памяти. Обычно встречаемые значения 2 и 3 данного пункта определяют количество тактов системной шины, необходимых для восстановления данных в странице, к которой происходило обращение.

Вообще, задержка, обуславливаемая накоплением заряда в строке, необходима для перемещения данных обратно в массив (закрытие банка/страницы) до момента прихода команды активизации следующего банка. Так, 30—60 % от общего количества передаваемых запросов на чтение теряется в пределах одной страницы (Page), стандартно называемая строкой логического банка), что получило название попадания в страницу (Page Hit). Поэтому в данном случае нет необходимости активизировать банк, так как данные уже находятся в странице, и все, что требуется — это изменить адрес столбца посредством выдачи сигнала CAS#. Если запрашиваемые данные не найдены в пределах данной страницы, их необходимо вернуть обратно в массив и закрыть банк.

Если запрашиваемые данные существуют в одном и том же банке, но в разных строках, необходимо подать команду перезаряда, чтобы банк закрылся (промежуток, составляющий длительность подзаряда), а новая команда активизации банка откроет правильную строку (задержка t RCD), где размещаются необходимые данные. Позднее, через промежуток CL, команда чтения придет по правильно выбранному адресу. В результате количество циклов общей задержки (схема t RCD -CL-t RP), описываемое как 2-2-2, составляет 6 тактов, а схема 3-3-3 увеличивает ее до 9.

Если запрашиваемые данные расположены в разных строках, нет необходимости тратить время на ожидание закрытия первого банка, поэтому задержка t RP в данном случае не учитывается. Следовательно, остается только задержка выдачи сигнала CAS# и интервал RAS#-CAS#. Вообще, данная схема немного упрощена, поскольку если данные находятся в одном банке, но в разных строках, то банк необходимо не просто закрыть, а еще и реактивировать. Поэтому каждый банк имеет очень малое время, в течение которого он остается открытым, и длительность цикла t RC становится довольно критическим фактором.

Для микросхемы памяти, которая вошла в фазу саморегенерации (SEREf), необходим определенный интервал времени для ее возвращения обратно в активное состояние. Как уже говорилось ранее, в случае ввода устройства в фазу Self-Refresh все входные интерфейсы переводятся в состояние DtC (Don’t Care), а тактовый вход CKE деактивируется, после чего моментально включается внутрикристальный счетчик регенерации. В этот период микросхема памяти является пассивным относительно системы устройством и не отвечает на команды, поскольку интерфейс синхронизации деактивирован. После проведения фазы внутренней регенерации механизм внешней синхронизации активизируется и устройство возвращается в активное состояние по команде Refresh Exit. Тем не менее, полная фаза активизации с момента начала подачи сигнала CKE до готовности принять первую команду от контроллера занимает 4—7 тактов и называется Refresh RAS Assertion.

SDRAM Cycle Time Tras/Trc

Параметр, характеризующий быстродействие микросхемы SDRAM (динамику массива) и определяющий отношение интервала, в течение которого строка открыта для переноса данных (t RAS — RAS# Active time), к периоду, в течение которого завершается полный цикл открытия и обновления ряда (t RC — Row Cycle time), также называемого циклом банка (Bank Cycle Time).

По умолчанию устанавливается значение 6/8 — более медленное, но более стабильное, чем 5/6. Однако, 5/6 быстрее сменяет циклы в SDRAM, но может не оставлять строки (ряды) открытыми на период времени, достаточный для полного завершения транзакции, что особенно справедливо для SDRAM с частотой синхронизации более 100MHz. Следовательно, для начала рекомендуется попробовать установить 5/6 в целях увеличения производительности SDRAM, но, если система становится нестабильной, следует изменить на 6/8. Также данный параметр можно встретить в виде . Например, для некоторых базовых логик данные установки могут иметь следующие значения: для серии i82815xx — или , для серий наборов VIA — или , и для ALi MAGiK1 — .

Цикл банка определяет количество тактов, необходимых после выставления команды активизации банка до начала фазы перезаряда. Другими словами, после открытия страницы ее необходимо поддерживать в открытом состоянии некоторый промежуток времени до того как она снова закроется. Параметр t RC определяет минимальное количество тактов от момента начала обращения к строке до тех пор, пока банк реактивируется. Поскольку фаза перезарядки имеет задержку 2—3 такта, то полный цикл банка является суммой времени активности сигнала RAS# и интервала обновления данных в странице: t RС =t RAS +t RP , где t RAS =t RCD +CL определяется как задержка отклика (Latency), характеризующая промежуток времени между регистрацией полученной команды и моментом начала передачи ассоциируемых с командой данных. Таким образом, t RС характеризует общее количество циклов, входящих в основную тайминговую схему t RCD -CL-t RP . Так, серия i82815xx поддерживает схемы или , откуда видно, что период подзаряда фиксирован и составляет два цикла шины (2T). Серия базовых логик от VIA определяет интервал t RAS по значениям 5T и 6T, что говорит о плавающем значении t RP в 2 или 3 такта соответственно, однако они не прямо доступны, а являются частью "микса" установок.

Текущие микросхемы SDRAM имеют продолжительность цикла ядра 50—60 ns. С другой стороны, это означает, что теоретически микросхема, синхронизирующаяся на частоте 133MHz (7.5ns период), имеет значение t RC =7T, откуда можно определить текущий цикл ядра: 7х7.5ns=52ns. Если частоту синхронизации увеличить, количество циклов, соответственно, тоже увеличится, чтобы укладываться в 50ns окно. Проведя расчет, можно отметить теоретический предел частоты синхронизации SRDAM в 183MHz при текущих параметрах (9T), что означает 49.2ns цикл ядра. Интересной особенностью является то, что в ранних ревизиях i82815 серии схема выглядела как или , что определяет предел частоты синхронизации в районе 166MHz. Для 100MHz синхросигнала, с целью получения максимально возможной производительности, цикл банка необходимо установить как 5/7, а для 133MHz шины, как 5/8 или 6/8 — в зависимости от того, насколько сильно требуется "разогнать" интерфейс.

В связи с этим, наиглавнейшим вопросом считается определение минимально возможного интервала активности страницы (сигнала RAS#) и что повлечет за собой выход за пределы его допустимых значений (t RAS Violation). После того, как сигнал RAS# активизировал банк, данные запираются в усилителе уровня. Например, имеется две линии, идущие параллельно, из которых одна сигнальная, а другая — связанная. Эта схема работает по принципу чередования, где каждая линия может быть и сигнальной, и опорной. Усилитель уровня дифференцирует напряжение между заряженной линией данных и опорной, и усиливает относительно слабый сигнал — это необходимо делать, чтобы восстанавливать информацию в ячейках. Сигнальные линии имеют четко определенную емкость, которая уменьшается с увеличением заряда. Если фаза перезаряда (стирание всей информации со строки данных для активизации следующего банка — строчный доступ) начинает выполняться до момента, пока уровень сигнала не стабилизировался достаточно для возможности восстановления первоначального содержимого страницы, четко определенная длительность активности страницы (сигнала RAS#) нарушается (t RAS Violation), результатом чего является полная потеря данных или в лучшем случае неверное их восстановление. Другими словами, t RAS — это время, необходимое для накопления полного заряда в строке и восстановления данных до начала цикла следующего передзаряда. В свою очередь, перезаряд является командой, закрывающей страницу или банк, поэтому t RAS также характеризуется как минимальное время активности страницы. Если к этому добавить еще и длительность цикла перезаряда, то в результате получится общее количество тактов, необходимое для открытия и закрытия банка, именуемое циклом банка (t RC) — то, о чем велась речь ранее.

SDRAM MA Wait State

Для систем на основе синхронного ДОЗУ контроллеру памяти необходимо послать несколько сигналов доступа, чтобы выполнить полную фазу обращения к конкретной микросхеме памяти: CS# (выбор кристалла), MA (адрес памяти), WE# (разрешение записи) RAS# (строб подтверждения адреса строки) и CAS# (строб подтверждения адреса столбца). Любой доступ к памяти включает в себя эти сигналы в разных вариациях в зависимости от типа выполняемой операции. Например, без сигнала выбора кристалла все последующие команды не будут восприняты микросхемой.

Так, все адресные линии, идущие от контроллера памяти к подсистеме, соединяются со всеми микросхемами памяти на всех модулях, что обуславливает значительную (в зависимости от общего количества микросхем) логическую нагрузку для контролера, который должен посылать правильный конечный адрес всем микросхемам в составе модуля(ей). Поэтому рекомендуется соблюдение 1—2-тактного опережения адресной и другой специфической информации до подачи сигнала CS#. В результате дается возможность подавать адрес и другие специфические командные сигналы с 0- (Fast, не включает никакого состояния ожидания перед подачей сигнала CS#), 1- (Normal, один такт опережения команды выбора кристалла) или 2- (Slow, опережение команды выбора кристалла в 2Т) тактным опережением сигнала выбора кристалла.

Таким образом, если модуль памяти содержит, например, всего 4 или 8 микросхем, то в этом случае рекомендовано значение Fast. Если модуль памяти имеет 16 или 18 устройств, то для него подойдет однотактное опережение. Если более 18 микросхем памяти (Registered DIMM) — 2T. В сложных конфигурациях подсистемы с использованием нескольких модулей с разной логической и физической организацией необходим более глубокий практический анализ.

SDRAM Bank Interleaving

Механизм чередования логических банков микросхемы памяти (не путать с режимом чередования физических банков — переключение физических строк, поделенных на сегменты с собственной логикой управления для каждого, — реализация которого требует присутствия сложной аппаратной адаптивной логики и специальной разводки сигнальных трасс подсистемы памяти) позволяет "коммутировать" циклы регенерации и доступа (конвейеризация): в то время, как один логический банк проходит цикл обновления содержимого, другой находится в активном состоянии и отрабатывает цикл обращения. Это улучшает эффективность функционирования подсистемы памяти (реальную пропускную способность приближает к теоретической пиковой) относительно неоптимизированного механизма (предвыборка) и "скрывает" время обновления содержимого каждого отдельного банка.

Так, чипы памяти ДОЗУ с емкостью массива 16Mbit и менее используют одноблочную матрицу (один логический банк). Некоторые 16Mbit и все 32Mbit микросхемы имеют уже двухбанковую внутреннюю архитектуру. Устройства с емкостью ядра 64Mbit и выше организованы четырехбанковой логической структурой, разделенной внутренними магистралями и трассами ввода/вывода.

Разделение логического массива ядра на четыре части позволяет использовать интерфейс выбора кристалла для управления всеми логическими банками одновременно и дает возможность держать сразу по одной открытой странице в каждом банке (если, конечно, используется независимая структура построения). Это дает возможность производить доступ без необходимости смены действительного адреса месторасположения необходимых данных — адреса строк и столбцов используются совместно между всеми логическими банками в пределах одной микросхемы. Вследствие этого контроллер может перенаправлять обращения от одного внутреннего банка к другому, производя необходимые операции. Данные перемежения и получили названия чередующихся обращений, которые дают преимущество, когда при закрытии одного логического банка данные продолжают поступать в/из другого, создавая непрерывный поток. Таким образом, в случае промаха в страницу, фаза перезаряда строки является системно-прозрачной операцией. Тем не менее, одновременное открытие сразу всех логических банков (обращение к конкретной странице в каждом) невозможно, поскольку команды активизации в данном случае могут подаваться с минимальной задержкой в один такт.

Иными словами, базисная идея чередующихся обращений заключается в доступе от одного банка к другому, когда соответствующие страницы открыты в каждом банке — этот момент требует высокой степени концентрированности данных в системном ОЗУ. Обычно команда активизации может открыть один банк в определенный момент времени (предвыборка), а затем считать данные после задержки t RCD +CL. Однако, практически сразу же, после посылки команды активизации одного банка, контроллер памяти может послать команду активизации другого в этом же цикле, таким образом открыв следующий банк. Если контроллер точно знает какие данные следует передать в другой банк, он может послать команду чтения без трешинга (Trashing, режим интенсивной передачи данных при нехватке системной памяти) пакета данных первого банка. В этом случае делается возможным переход от одного банка к другому с задержкой лишь в один цикл (Bank-to-Bank Latency, задержка перехода "банк-банк") между пакетами из четырех слов (BL=4). В дополнение, фазы накопления заряда и закрытия банка могут выполняться в "фоновом режиме" в процессе считывания данных из перемежающихся банков.

Известны три режима чередования: обычный (No Interleave), двухбанковое чередование (2-Way Interleave, данные коммутируются между двумя логическими банками) и четырехбанковое чередование (4-Way Interleave, данные коммутируются между четырьмя логическими банками). Режим чередования логических банков работает только в том случае, если последовательно запрашиваемые адреса находятся в разных банках — иначе транзакции данных происходят по обычной схеме No Interleave. В этом случае системе придется простаивать время прохождения обращения и цикл регенерации, после чего запрос повторится. Тем не менее, поддержка конкретного режима должна быть реализована еще и на уровне конкретного приложения. Вообще, любая программа, сильно зависящая от процессорного кэша (объема, типа и иерархии), не способна оптимально использовать режимы чередования по простой причине ограниченности размера страницы, и данные из кэша могут потеряться. В результате, чередование банков может отрицательно сказаться на производительности, поскольку неправильный открытый банк необходимо закрыть до выполнения следующего цикла доступа к данным.

Bank X/Y DRAM Timing

Параметр, включающий в себя сумму t RCD +t RP +Bank Interleaving и разделяющийся на схемы: SDRAM 8—10 ns, Normal, Medium, Fast и Turbo — оптимизированные под "одноименную" производительность настройки, которые производитель материнской платы прописывает в BIOS сам (схема, подобная описываемому ранее "Auto Configuration" и "SDRAM Configuration"). Так, значения соответствующих настроек BIOS, которые устанавливают управляющие регистры контроллера памяти в определенное состояние, обычно выглядят следующим образом:

Тайминги некоторых оптимальных настроек подсистемы памяти SDRAM

Важно заметить, что нет никакой разницы между установками SDRAM 8—10, Medium и Fast, поскольку все они имеют одинаковые значения основных временных параметров. Исключение составляет лишь Turbo, которая уменьшает t RCD до 2T (количество тактов шины), что может стать причиной нестабильной работы модулей на микросхемах EMS HSDRAM 150MHz. Еще более важно, что четырехбанковое чередование (4-Way Bank Interleaving) сокращает время активности сигнала RAS# до 5 тактов, определяя общую длительность цикла банка 8T. С позиции производительности Normal ничем не отличается от SDRAM 8—10, Medium и Fast, но демонстрирует интересные результаты: установкой t RCD в 2T при включенном четырехбанковом чередовании можно получить нестабильно функционирующую систему.

DRAM Command Rate

Параметр, устанавливающий задержку поступления команд в память (CMD Rate). Собственно, это понятие является синонимом задержки декодирования контроллером командно-адресной информации. За этим параметром скрывается выбор необходимого физического банка общего адресуемого пространства установленной системной памяти. Физический банк (физическая строка) — это интерфейс, определяющийся шириной шины данных управляющего устройства (контроллера памяти). Микросхемы традиционного синхронного ДОЗУ (SDRAM) соединяются параллельно с интерфейсом данных контроллера, вместе образуя строки, количество которых характеризует, в частности, нагрузочную способность подсистемы памяти. Только один физический банк может быть доступен в определенный момент времени, а выбор необходимого определяется декодированием адреса. В случае, если система укомплектована однострочным модулем памяти (одна физическая строка — конфигурация, при которой суммарная ширина шины данных всех микросхем памяти в составе модуля равна ширине интерфейса данных контроллера памяти), вариантов выбора кроме единственного не существует. Если система основана на двухстрочных модулях, то управляющее устройство должно осуществить интеллектуальный выбор (при помощи команды CS#, выбор кристалла) правильного банка, где содержится необходимая информация. Например, два модуля с двухстрочной физической организацией (полный физический банк — максимальная нагрузка, при которой суммарная ширина шины данных всех микросхем памяти в составе модуля в два раза больше ширины интерфейса данных контроллера памяти) дают уже четыре возможных варианта, один из которых будет правильным.

Декодирование адресного пространства занимает относительно много времени (пропорционально общему объему установленной памяти и организации подсистемы), поэтому контроллеры памяти DDR-интерфейса различных базовых логик (например, VIA Apollo Pro266 и KT266), как правило, имеют две разные программируемые задержки команд для адаптации режима работы с разным типом используемой памяти и конфигурации — 1T или 2T. В стандартном режиме работы задержка с—оставляет 2 цикла, означающие, что команда запирается в микросхеме по второму фронту строба после отработки команды выбора кристалла (CS#). После этого отрабатываются команды активизации банка, чтения и перезаряда в отведенный им фиксированный интервал времени. Рассматриваемая дополнительная задержка применяется исключительно в случае выполнения первоначального доступа (Initial Access, также именуемый произвольным доступом), принимая во внимание то, что все подпоследовательные команды выставлены в очередь в соответствии с установленными в BIOS задержками. Поэтому задержка поступления команды дает эффект только при произвольных доступах.

Как было указано выше, при произвольном доступе команда активизации банка запирается по второму фронту синхросигнала — именно такой механизм применяется в модулях памяти с применением микросхем-регистров — Registered DIMM , — которые уменьшают нагрузку на систему синхронизации и играют роль транзитных буферов, где происходит перераспределение адресов. Также регистры применяются для трансляции команд и их последующей передачи в микросхему памяти с задержкой в 1 такт. В этом случае CMD Rate является критическим фактором. Например, в подсистеме с четырьмя двухстрочными Registered DIMM контроллер памяти управляет только четырьмя микросхемами-регистрами, а не конкретно каждой микросхемой памяти отдельно, что положительно сказывается на общей нагрузке, создаваемой модулями на подсистему памяти. Неудобство состоит в том, что сами регистры, как и положено в синхронных системах, работают согласовано с задающим сигналом, при чем командно-адресная информация транслируется с задержкой в 1Т, передаваясь уже по следующему фронту синхросигнала. Поэтому контроллеры, оптимизированные для работы CMD Rate в 2T при использовании в системе модулей памяти, содержащих микросхемы-регистры, ожидают появления данных на выходе на один такт раньше, чем Registered DIMM могут выдать — отсюда и возникают ошибки в работе. Таким образом, нормально спроектированные системы должны содержать контроллер памяти, учитывающий ранее упоминавшуюся задержку 2T, включающую этот дополнительный цикл ожидания.

Для небуферизированных модулей памяти (Unbuffered DIMM) контроллер снимет дополнительный такт задержки, уменьшив общую до 1 цикла, что говорит о запирании команды по следом идущему фронту тактового сигнала и экономии одного такта при каждом следующем произвольном доступе к памяти. В свою очередь, это увеличивает реальную пропускную способность в зависимости от того, насколько загружена шина памяти и сколько случайных доступов выполнено.

Сама способность обработки команд с задержкой 1T зависит от таких факторов, как частота синхронизации шины памяти, количество микросхем на модуле памяти (чем больше микросхем, тем больше времени понадобится контроллеру, чтобы выбрать необходимую), качество используемого модуля, общее количество используемых модулей памяти в системе (прямо связано с количеством микросхем в составе одного модуля) и удаленность модуля от контроллера (протяженность сигнальных трасс от выводов контроллера до выводов микросхемы памяти с учетом количества переходов).

После детального рассмотрения становится ясно, что параметр CMD Rate является довольно значимым фактором в системах с унифицированной архитектурой памяти (подробнее ниже), которая содержит интегрированный графический контроллер без дополнительного дисплейного кэша. Поскольку пропускную способность подсистемы памяти делят между собой все подсистемы, теперь уже включая и видео-, то становится очевидным, что с увеличением разрешающей способности и глубины цвета, нагрузка на единое в данном случае системное ОЗУ возрастает не линейно.

SDRAM Banks Close Policy

Контроль над операциями закрытия логических банков микросхемы синхронного ДОЗУ введен специально из-за того, что устройства с определенной логической организацией работают не совсем корректно в системах, основанных на некоторых базовых наборах. Например, контроллер памяти, находящийся в составе хаба FW82815 базового логического набора i82815, позволяет держать одновременно открытыми до четырех страниц в раздельных логических банках (для микросхемы памяти с четырехбанковой логической организацией это значит — по одной странице на каждый банк) — грубо говоря, этот механизм эквивалентен чередованию банков (Bank Interleaving). Поэтому, если произошло попадание в страницу, логика попытается выбрать альтернативную политику (проще говоря, принять определенное решение): выполнить фазу закрытия банка и всех открытых страниц или закрыть только страницу (Close Page), в которую произошел промах. Если принято решение о закрытии одной страницы, другие могут оставаться открытыми, в результате чего доступ "банк-банк" возможен лишь с дополнительной задержкой в 1 такт. В случае, если запрашиваемые данные найдены в открытой странице, доступ к ним может быть произведен немедленно (Seamlessly). Однако данные установки параметра связаны с определенным риском, поскольку в случае промаха в страницу (Page Miss), соответствующая строка будет закрыта для проведения цикла перезаряда и откроется уже по проcшествии полного установленного цикла задержек. В случае применения политики закрытия всех банков (Close All Banks) последующий доступ будет считаться холостым (бесполезным), поскольку банки нельзя закрыть до момента прихода команды начала следующего цикла. Плюс, после закрытия банка необходимо произвести его реактивизацию, на что потребуется определенное количество дополнительных тактов.

SDRAM Speculative Read

Параметр, разрешающий (Enable) или запрещающий (Disable) производить опережающее чтение в SDRAM-базируемой подсистеме памяти. Это значит, что его включение позволяет выдавать сигнал разрешения записи (WE#) немного ранее, чем адрес будет декодирован (однозначно определен). Этот режим подобен "Speculative Leadoff" и снижает общие временные задержки на проведение операции чтения. Другими словами, инициализация (установка) сигнала разрешения записи происходит практически одновременно с генерацией того адреса, где находятся необходимые данные. Поэтому, если рассматриваемый параметр включен, контроллер выдаст сигнал WE# до завершения декодирования адреса считываемой ранее ячейки, несколько повышая общую производительность системы.

Read Around Write

Шина данных является двунаправленным интерфейсом, однако в определенный момент времени информация по ней может перемещаться только в одном направлении. Это означает, что команда записи может прерваться командой чтения. В среднем, операции записи занимают лишь небольшую часть общего трафика (около 5-10 %), тем не менее, даже теоретический один записанный бит может стать причиной довольно ощутимой задержки выполняемой в этот момент операции чтения. Для обхода данной проблемы контроллер памяти содержит специальный накопительный RAW-буфер (Read Around Write), куда при его активизации (Enable) скапливаются данные для записи, и когда шина освобождается, информация из буфера перемещается в массив ДОЗУ, не прерывая выполнения текущей операции. В дополнение к этому, RAW-буфер может применяться как дополнительный мини-кэш, который процессор может использовать для непосредственного получения информации без доступа в системное ОЗУ. Накопительный буфер также является довольно важным составляющим в SMP-системах, поскольку его можно использовать в целях упрощения механизма слежения (обеспечение когерентности) и распределения и данных между агентами (процессорами) без необходимости доступа в основную память.

SDRAM PH Limit

Ограничение на количество попаданий в страницу логического банка микросхемы SDRAM. Влияние фаз регенерации на производительность увеличивается с увеличением объема микросхемы памяти (или с увеличением объема модуля памяти). Как говорилось ранее, регенерация просто необходима в силу динамической природы ядра ДОЗУ, поскольку конденсатор теряет заряд (читай, данные) через четко установленный промежуток времени. С момента открытия страницы усилитель уровня может удерживать данные только ограниченное время. Для гарантированного поддержания целостности данных, поскольку они через определенный интервал возвращаются обратно в строку, необходимо ввести ограничение на время активности страницы. Поэтому в BIOS некоторых чипсетов (например, AMD-750) обычно присутствует соответствующий пункт меню для того, чтобы иметь возможность выбрать между 8 и 64 попаданиями в страницу до момента закрытия строки. В зависимости от количества модулей в системе и от их организации (объема используемого модуля и логической организации микросхем в составе этого модуля) экспериментально можно подобрать оптимальное значение количества попаданий в страницу. Поскольку при условии нормального функционирования существует весьма ограниченная вероятность, что следующая команда чтения попадет в ту же страницу, что и предыдущая, вероятность возникновения промаха в страницу увеличивается по экспоненциальной зависимости после каждого последовательного идущего друг за другом попадания. Если строка остается открытой, ее необходимо закрыть до прихода сигнала RAS# (до подачи очередной команды выбора строки), что является наилучшим вариантом по прошествии четко установленного количества попаданий в страницу (принудительное закрытие страницы). Кроме этого, данное обстоятельство снимает определенное количество циклов задержки, необходимых для выполнения перезаряда, от общего числа задержек, которые могут возникнуть при промахе. Поэтому для получения наилучшей производительности в ресурсоемких приложениях рекомендуется устанавливать данный параметр максимально в значение 16.

Иногда своего рода схожий параметр можно встретить с названием PLT (Page Life-Time, Enhance Page Mode Time). Так, существует одно достаточно фундаментальное различие между этими подходами: в отличие от PH Limit, который ограничивает количество последовательных попаданий в страницу и принудительно ее закрывает, PLT не имеет счетчика статистики "хитов" (попаданий), однако основан на механизме определения момента закрытия строки. Тем не менее, таймер активизируется только после выхода интерфейса из состояния ожидания после того, как полностью законченная процедура чтения/записи сбросит счетчик. Как следствие, от продолжительности последовательности команд чтения/записи зависит время пребывания страницы в активном состоянии, пока не произойдет промаха.

SDRAM Idle Cycle Limit

Интерфейс некоторых BIOS предоставляет возможность выбора ограничения на количество холостых циклов микросхемы SDRAM (иногда встречается как SDRAM Idle Timer), определяющееся отношением длительности цикла активности банка к времени его простоя (холостому ходу). Иными словами, это интервал времени, в течение которого страница может оставаться открытой даже в случае, если текущая команда активизации адресована не ей. Данный параметр напрямую связан с PH Limit и обычно составляет от 0 до до 64 тактов, следом за чем идет непрерывный цикл (Infinity), при котором теоретически строка может оставаться постоянно открытой. Это означает не только задание возможного количества последовательных попаданий в одну и ту же страницу, но также и возможность запрограммировать контроллер для закрытия конкретной страницы, если в нее не намечается запросов на чтение в определенный интервал времени. Очевидно, ключевым моментом в этом механизме является скорость выполнения кристаллом ДОЗУ команды регенерации (Precharge, PRE) — чем быстрее она выполняется, тем скорее можно получить данные, если в этот момент контроллером получена команда чтения/записи в строку памяти, проходящую цикл перезаряда.

Вообще, выбор длительности цикла холостого хода зависит в большинстве своем от типов выполняемых задач. В специфических сервер-ориентированных "тяжелых" приложениях, где преобладают в основном произвольные обращения, большую пользу приносит использование политики закрытия страниц (чем быстрее закроется одна строка, тем быстрее возможен доступ в другую), что указывает на необходимость использования счетчика холостых циклов с минимально возможным значением. В потоковых задачах, когда постоянно открытая страница увеличивает производительность, рекомендуется увеличение значения холостых циклов. Тем не менее, не стоит сильно увлекаться, помня, что значение счетчика может оказаться больше возможности интерфейса регенерации конкретной микросхемы.

DRAM Drive Strength

Параметр (еще известен как Buffer Drive Strength), управляющий распределением токовой нагрузки на выходные буферы сигнальных линий (программируемая нагрузка), путем изменения состояния соответствующего регистра управления, который содержит битовые поля с четко установленными значениями, контролируемыми через BIOS. Конечной целью является повышение быстродействия или стабильности функционирования подсистемы памяти и контролирования нагрузки на шине в случае нестабильной работы с большим количеством установленных модулей с максимальной нагрузкой на физическую строку.

Небуферизированные (Unbuffered) модули памяти SDRAM DIMM имеют конечную частоту функционирования, при которой сохраняется стабильность работы. Однако с увеличением количества микросхем в составе модуля увеличивается емкостная нагрузка на шину памяти. Это обстоятельство требует большей силы тока, чтобы поддерживать определенный уровень сигнала, поскольку типичная сигнальная линия представляется (довольно упрощенно) как RC-цепь, где при фиксированном значении сопротивления емкость является сдерживающим фактором. Таким образом, получается, что лучшей производительности и стабильности можно достигнуть меньшим количеством установленных модулей памяти — иными словами, меньшей емкостной нагрузкой на шину. С другой же стороны, это означает использование модулей с микросхемами памяти большой информационной емкости и логической организации (для уменьшения нагрузки на сигнальную линию), что поддерживается далеко не всеми базовыми логиками — большинство чипсетов имеют ограничение в 16 микросхем на полную физическую строку (два физических банка). Например, модули памяти с применением микросхем-регистров (Register) и микросхем фазовой автоподстройки частоты (ФАПЧ, PLL) — Registered DIMM — с позиции рассматриваемого вопроса позволяют использовать до 36 микросхем памяти на полную строку, при этом значительно уменьшая нагрузку на командно-адресный интерфейс подсистемы.

Если данный параметр рассматривать с позиции физических терминов, то все базируется на емкостной нагрузке, фронтах импульсов и согласовании по полному сопротивлению (Z o). В результате небольших преобразований получаем зависимость полного сопротивления на заданной частоте от емкости нагрузки: Z o =U/I=1/(C*f). Поскольку полное сопротивление зависит от напряжения и тока сигнала в цепи, данной установкой BIOS можно регулировать Z o , изменяя значения U и I, оптимизируя емкостную нагрузку на сигнальную линию шины. Если увеличивать одновременно напряжение и ток, поддерживая постоянное значение сопротивления, то, понятно, увеличится и мощность, рассеиваемая в цепи. С другой стороны, если сохранять постоянным уровень напряжения, увеличивая ток в цепи, можно увеличивать полное сопротивление. Основной целью же является согласование внутреннего сопротивления источника с собственным сопротивлением сигнальной линии и сопротивлением нагрузки (согласование сопротивлений). Это позволяет минимизировать отражения сигнала и перекос (идеализировать форму и длительность фронта) между активными уровнями — по-другому, улучшить целостность сигнала. Понижением уровня сигнала (для SDRAM стандартно 3.3V), уменьшается запас помехоустойчивости (Noise Margin) для высокого и низкого логических уровней. Тем не менее, наиважнейшим контролирующим фактором импеданса (полного сопротивления, Z o) является именно ток. Изменяя значение силы тока при постоянном уровне напряжения сигнала, можно контролировать полное сопротивление, а значит — управлять нагрузкой на конкретную сигнальную линию.

Впервые управление токовой нагрузкой встречается в логических наборах серии Triton от Intel — i82430HX и i82430TX. Управляющий регистр DRAMEC (DRAM Extended Control Register), содержащийся в северном мосту этих наборов, отвечает за уровень сигнала на адресных линиях (MAD — Memory Address Drive Strength). Иными словами, этот 2bit регистр DDECR программирует токовую нагрузку на выходные буферы линий адресации MAA/MAB и MA/MWE# по значениям 8/12 mA для моста FW82439HX (базовый набор i82430HX) и 10/16 mA — для FW82439ТX (логика i82430TX). В некоторых базовых наборах от VIA (например, КТ133) ввели персональный расширенный 8bit регистр, который позволяет программировать выходные буферы не только адресных линий, но и других по значениям 12/24 mA. Изменяя значения силы тока по линиям данных (Memory Data Drive), команд (SDRAM Command Drive), адреса (Memory Address Drive) и стробов (CAS# Drive и RAS# Drive) можно добиться повышения скорости или стабильности функционирования подсистемы памяти.

Своего рода частным случаем рассматриваемого параметра является ограничение физической нагрузки на строку по частоте. Например, серия i82815xx отличается от базовых наборов VIA невозможностью работы подсистемы памяти в опережающем асинхронном по сравнению с основной шиной режиме (исключение составляет лишь случай 66/100 MHz по основной шине/интерфейсу подсистемы памяти соответственно). Для предотвращения возможных аппаратных сбоев памяти на высокочастотной шине и увеличении нагрузки на физическую строку разработчик ввел интегрированные в контроллер датчики строки (Bank Sensor), определяющие суммарную физическую нагрузку. При помощи механизма обратной связи организовано управление нагрузочно-частотной характеристикой подсистемы памяти: при частоте основной шины (FSB) в 133MHz и нагрузке по подсистеме памяти до четырех физических строк включительно баланс по частоте сохраняется. Если же суммарная нагрузка более четырех физических строк, то подсистема памяти автоматически переводится в 100MHz режим функционирования.

System BIOS Cacheable

Параметр, разрешающий (Enable) или запрещающий (Disable) кэширование BIOS. После загрузки системы нет необходимости производить обращение к ПЗУ, поскольку все системные установки и параметры загружаются в ОЗУ, поэтому кэшировать эти данные нецелесообразно. Тем не менее, включение этого параметра приводит к появлению возможности кэширования (очень быстрого доступа к необходимым данным) области памяти по адресам системного BIOS в ОЗУ. Поскольку память, используемая в BIOS, очень медленная, то есть возможность копирования установок BIOS в специально отведенный участок (F0000h—FFFFFh) системной памяти, но это применимо лишь только в случае, если системный BIOS затенен (Shadow). Но если какая-либо программа попытается выполнить операцию записи в данные адреса, то это может привести к глобальной ошибке системы.

Video BIOS Cacheable

Параметр, управляющий кэшированием BIOS видеокарты, но работающий лишь в случае, если видео BIOS затенен (пункт Video BIOS Shadow в положении Enable). Разрешение этого параметра приводит к появлению возможности кэширования области памяти по адресам BIOS видеоадаптера C0000h—C7FFFh в ОЗУ аналогично "System BIOS Cacheable", только в этот раз копируются установки подсистемы видео. Если какая-либо программа попытается выполнить операцию записи в эти адреса, то система выдаст сообщение об ошибке. В данном случае рекомендации по установке рассматриваемого параметра аналогичны предыдущему пункту.

Video RAM Cacheable

Аналогично двум предыдущим параметрам, разрешение (Enable) которого позволят кэшировать содержимое видеопамяти в системном ОЗУ (A0000h—AFFFFh), увеличивая при этом скорость доступа к видеопамяти и несколько улучшает системную производительность.

8 bit I/O Recovery Time

Пункт настройки, характеризующий время восстановления после проведения операции чтения/записи для 8bit устройств ISA-интерфейса — так называемый механизм восстановления шины ввода/вывода (I/O Bus Recovery Mechanism). Данный параметр измеряется в тактах шины и определяет, какую задержку система будет устанавливать после выдачи запроса на чтение/запись устройства ввода/вывода. Эта задержка необходима, так как цикл чтения/записи для устройств интерфейса ISA существенно больше, чем для периферийных компонент PCI. Рекомендуемое значение этого параметра по умолчанию 1, и его следует увеличивать только в случае установки в компьютер какого-либо достаточно медленного ISA-устройства. Может принимать значения от 1 до 8 тактов и NA (по умолчанию соответствует 3.5 такта).

16 bit I/O Recovery Time

Параметр, характеризующий время восстановления после проведения операции чтения/записи для 16bit устройств ISA-интерфейса. По аналогии с предыдущим параметром, рекомендуемое устанавливаемое значение — 1. Может принимать значения от 1 до 4 тактов и NA (по умолчанию соответствует 3.5 такта).

Memory Hole at 15M-16M

"Дырка" в промежутке между 15-м и 16-м мегабайтами системного ОЗУ (в некоторых конфигурациях бывает 14—15). Ее разрешение (Enable или указание используемого пространства напрямую) позволяет обращаться к устройствам ввода/вывода, использующим интерфейс Legacy ISA, как к памяти, за счет чего увеличивая скорость доступа к ним, однако запрещает системе использовать отведенную область ОЗУ, резервируя ее для нужд установленной карты расширения. Поэтому включать этот параметр следует в том случае, если это требуется в документации на установленную в компьютере периферийную плату. Выключение (Disable или None) позволяет исключить для всех обычных программ возможность использования указываемой области памяти и дать системе прямой доступ к полному объему установленного системного ОЗУ.

VGA Shared Memory Size

В отличие от предыдущего параметра, данная настройка характеризует резервируемую память для нужд подсистемы видео, интегрированной в сам чипсет. Унифицированная архитектура памяти (UMA — Unified Memory Architecture) является аналогом еще одного похожего стандарта — SMBA (Shared Memory Buffer Architecture). Базисная идея UMA — предоставить раздельный доступ к основной памяти в системе, исключив за счет этого необходимость в специально выделенных графических буферах, где базовая логика уступает контроль над системным ОЗУ, когда интегрированный графический контроллер требует к ней доступ. Все это довольно негативно сказывается на общей производительности системы, поскольку унифицированный кадровый буфер ее "тормозит" (иногда падение может доходить до 15%) относительно non-UMA версии. Теоретически, рассматриваемый механизм допускает динамическую смену размера кадрового буфера в зависимости от требований текущего запущенного приложения, однако практически невозможно выйти за рамки отведенного в BIOS Setup объема. Поэтому для определения необходимого объема с учетом требуемой разрешающей способности экрана, глубины цвета и максимально возможной гранулярности (наименьший шаг изменения) памяти (0.5MB) будет полезна следующая таблица:

Устанавливаемый объем кадрового буфера

Однако стоит заметить, что изменение объема резервируемой под кадровый буфер памяти может иметь разную дискретность с шагом от 0.5MB до арифметической прогрессии (2 N) и собственный "потолок", определяемые конкретной версией BIOS. Поэтому цифры в таблице являются "опорными" и возможно, что требуемый объем не удастся установить точно, в результате чего потребуется определить близкое (в ту или иную сторону) значение от необходимого.

PCI 2.1 Support

Параметр, определяющий поддержку спецификации шины PCI 2.1, параллельную работу которой, кроме "Passive Release" и "Delayed Transaction", характеризуют еще два механизма: Multi-Transaction Timer (MTT — таймер для нескольких транзакций, который позволяет устройствам, управляющим шиной PCI, сохранять за собой управление шиной и выполнять передачи коротких пакетов данных без повторной процедуры контроля шины, что дает возможность повысить производительность при обработке, например, видеоданных) и Enchanced Execute Recording (EER — улучшенная производительность при записи, которая достигается благодаря использованию буферов большей глубины, слиянию операций и более быстрому обновлению DRAM, в результате чего циклы записи оказывают меньшее воздействие на системную производительность, а при слиянии операций записи циклы байта, слова и двойного слова объединяются в единую операцию записи в память). Однако эти два режима в рассматриваемой спецификации включены по умолчанию и в управлении не нуждаются. Данная ревизия спецификации 2.1 расширяет поддерживаемые возможности версии 2.0: реализована возможность работы 64bit устройств PCI, кроме чего введен мостовой механизм PCI-to-PCI, позволяющий увеличивать максимальное число устанавливаемых периферийных устройств PCI-интерфейса — теперь их может быть более 4. Однако самое важное отличие — это специфический механизм Concurrent PCI: теперь шина опирается на мультитранзакционный таймер, оптимизирующий производительность для коротких, но мощных потоков, что облегчает работу в режиме реального времени, и обмен данными по интерфейсу выполняется более эффективно. Задержки, вносимые задатчиками шины, снижаются, что облегчает эффективную одновременную работу процессора и PCI/ISA-устройств, потому как теперь каждый отдельный слот PCI носит качество управляющего (функционирует в режиме Bus Master).

Интересными являются также два уникальных механизма, позволяющих улучшить эффективность обмена данными между PCI и другими подсистемами. Так, буфер записи процессор-PCI-интерфейс (CPU-to-PCI Write Buffer) предоставляет возможность записи до четырех слов, поставленных в очередь интерфейсу PCI, после передачи команды готовности устройством принимать данные. Обычно же процессор может выполнять исключительно прямую запись в PCI и будет простаивать в ожидании, пока устройство не возвратит ответ о подтверждении готовности приема. Иными словами, использование данного буфера позволяет значительно уменьшить количество холостых тактов (Idle Cycles) в режиме ожидания процессора.

Режим предвыборки из памяти (PCI-to-DRAM Prefetch) используется во избежание повторяющихся фаз доступа в системное ОЗУ для извлечения и доставки небольших порций, которые можно предварительно выбрать из массива когерентных данных. Это значит, что данные постоянно находятся в буфере до того, как понадобятся, и могут быть доступны с минимальной задержкой.

Выключать же параметр "PCI 2.1 Support" следует, если установленная плата не соответствует версии 2.1 и при работе дает сбои. Если все периферийные устройства используют интерфейс PCI 2.1, то данный параметр рекомендуется включить.

Passive Release

Пассивное освобождение. Данный режим работы является своего рода "коньком" функционирования шины PCI, начиная с версии 2.0 — это реализация ее параллельной работы, которая позволяет более эффективно выполнять передачи данных между процессором, PCI и ISA интерфейсами для повышения скорости. Допуская чередующиеся обращения к шине от процессора и других устройств управления PCI, система может продолжать обработку запросов даже тогда, когда обращение от устройства интерфейса ISA полностью захватило шину. Иными словами, рассматриваемый механизм определяет согласованность циклов EISA/ISA и обращений CPU-to-PCI (процессор-устройство PCI), что дает возможность переопределить PCI-шину и позволяет процессору получить к ней прямой доступ и захватить управление. Поэтому включение (Enable) данного режима позволит периферийным компонентам, подключенным к шинам PCI и ISA, использовать меньше системных ресурсов.

Delayed Transaction

Задержанная (отложенная) транзакция. Интерфейс ISA функционирует на 1/4 от частоты синхронизации шины PCI, имея поэтому гораздо большие задержки. Если устройство PCI пытается получить доступ к системной шине в момент, когда ее заняло устройство ISA-интерфейса, в этом случае устройство PCI может произвести временную запись передаваемых данных в специальный буфер, из которого позднее данные в фазе пассивного освобождения выставятся на запись в системную шину. При этом устройства управления интерфейсов могут свободно воспользоваться шиной PCI, а передача данных на шину ISA может быть завершена позднее. Данный механизм чрезвычайно актуален, поскольку, например, цикл такого обращения устройства 8bit интерфейса ISA занимает около 50—60 тактов шины PCI. Поэтому задержанная транзакция позволяет более эффективно использовать шины PCI и ISA, что должно привести к более гладкой работе периферийных компонентов ISA-интерфейса и дать возможность одновременного доступа к устройствам на шинах ISA и PCI. Включение (Enable) этого параметра заметно облегчает согласованность данных интерфейсов, применяя 32bit буфер для поддержки увеличения временного цикла обмена на шине PCI. Однако, если в системе периферийная карта ISA-интерфейса не установлена, данный параметр рекомендуется выключить (Disable).

PCI Latency Timer

Таймер задержки на шине PCI. Инициатор (Master) и целевое устройство на шине PCI должны иметь определенные ограничения на количество циклов ожидания, которые они могут добавлять к текущей транзакции. Кроме того, иницииатор запроса должен иметь программируемый таймер, ограничивающий его присутствие на шине, как задающего агента в периоды максимальной загрузки интерфейса. Аналогичное требование предъявляется и к мостам, осуществляющим обращение к устройствам с большим временем доступа (ISA, EISA, MC интерфейсов), причем данные мосты должны разрабатываться исходя из жестких требований отсутствия значительного влияния низкоскоростных устройств на общую производительность шины PCI.

В случае отсутствия у хозяина шины достаточного объема буфера для хранения считанных данных, он должен отложить свой запрос на шину до полной готовности буфера. В цикле записи все данные, предназначенные для передачи, должны быть готовы к записи перед процедурой выполнения фазы доступа к шине. Для обеспечения максимальной производительности PCI-интерфейса данные должны передаваться по схеме «регистр-регистр». В системах, построенных на шине PCI, всегда необходимо соблюдать компромисс между низким значением задержки (присутствием агента на шине в активном режиме) и достижением наивысшей производительности всех участников транзакций. Как правило, наивысшая производительность достигается при длительном непрерывном (пакетном) доступе устройства к шине.

Каждый слот расширения компонент интерфейса PCI имеет четко определенное количество тактов для получения непрерывного доступа к системной шине. С момента его получения каждый доступ сопрягается с начальной задержкой (пенальти), а соотношение между количеством холостых циклов и активных улучшается с увеличением циклов задержки шины (PCI Latency). В общем случае, допустимый диапазон значений задержек лежит в пределах от 0 до 255 тактов шины PCI с шагом, кратным 8. Регистр, управляющий данной задержкой, должен быть доступен для записи в случае, если устройство может осуществлять пакетный доступ к шине более чем за две фазы, и должен оставаться в режиме только для чтения (Read-Only) для устройств, обеспечивающих свой доступ за две и менее фазы в пакетном режиме (аппаратное значение таймера в этом случае не должно превышать 16 тактов PCI). Увеличение задержки, например, с 64 до 128 циклов шины должно улучшать системную производительность на 15% (производительность также увеличивается, если значение задержки изменить с 32 до 64 тактов). Если в системе используется чипсет с хабовой архитектурой (например, все Intel 8xx), то значение PCI Latency, присутствующее в настройках BIOS, относится только к мосту PCI-to-PCI/AGP, а не к Host-to-PCI, поскольку MCH (хабы основных интерфейсов, входящие в состав набора логики) не поддерживают PCI Latency.

AGP 2X Mode

Спецификация ускоренного графического порта (Accelerated Graphics Port) в своей основе содержит общие команды управления PCI с разницей в возможности проведения прямых операций в памяти (DiME или DME — Direct (in) Memory Execute), наличии порта адресации (SBA — SideBand Addressing) и использовании режима сквозной записи в системное ОЗУ (Fast Write).

Используя механизм DiME, видеоадаптеры на основе шины AGP могут функционировать в двух режимах. В режиме DMA контролер ведет себя как обычное видеоустройство PCI, используя только собственную локальную память для хранения текстур и выполнения операций — механизм функционирования DiME отключен. В случае использования режима Execute контроллер "унифицирует" часть системной памяти (именно этот объем указывается в параметре "AGP Aperture Memory Size") для хранения текстур, используя специфическую схему переадресации (GART — Graphic Address Remapping Table), динамически переназначая 4KB-страницы. Некоторые производители видеоконтроллеров не вводят поддержку DiME (AGP-текстурирование), используя интерфейс AGP только для совместимости, а реализуя лишь режим DMA. По сути дела, такой акселератор работает как обычный PCI-видеоадаптер лишь с "механической" разницей — частота функционирования увеличена в два раза: 66MHz у AGP против 33MHz у PCI.

Специфический порт адресации SBA дает возможность, используя фронт и срез синхросигнала, увеличивать результирующую (ее еще называют "эффективной") частоту шины AGP, не увеличивая при этом задающей (опорной) — 66MHz. AGP транзакции (пакет, в пределах которого несколько операций выполняются, как единое целое) используются только в режиме управления шиной (Bus Mastering) — в то время как обычная PCI транзакция в лучшем случае может передавать четыре 32bit слова за 5 тактов (так как передается адрес по шинам адреса/данных для каждого пакета из четырех слов), транзакция AGP может использовать Sideband для передачи адреса небольшими частями одновременно с данными. Во время передачи пакета из четырех слов передаются четыре части адреса для следующего пакетного цикла. По завершении цикла адрес и информация запроса для формируемого пакета уже переданы, поэтому следующий пакет из четырех слов может стартовать немедленно. Таким образом, по AGP можно передать четыре слова за 4 цикла шины, а не за пять, необходимых для PCI, что, с учетом 66MHz частоты синхронизации, в идеале дает пиковую пропускную способность 264MBps.

Для более быстрой передачи информации процессор сначала записывает данные в системную память, а графический контроллер делает их выборку. Однако в случае передачи большого объема данных, пропускной способности системной памяти может не хватить, для чего внесен сквозной режим передачи — Fast Writes. Он позволяет процессору напрямую, не обращаясь к системной памяти, передавать данные графическому контроллеру, что, безусловно, достаточно ощутимо может поднять производительность графической подсистемы и снять часть нагрузки с основной подсистемы памяти ПК. Тем не менее, данный режим поддерживается не всеми системными логиками — состояния статусных регистров отдельных чипсетов запрещают на самом низком уровне его использование. Так, режим сквозной записи на данный момент реализован в некоторых чипсетах от Intel (серия i820, i840, i850 и i845x) и VIA (Apollo 133A, KX133, KT133 и все последующие). Системные логики i440хX, i810, i815, AMD-750, AMD-760 и AMD-760MPx этих производителей данный режим не поддерживают.

Режим AGP 2X позволяет включать/выключать (Enable/Disable) удвоенный протокол передачи данных по интерфейсу AGP. Как уже говорилось, передача данных в спецификации AGP 1X осуществляется по фронту синхросигнала, используя 66MHz строб, обеспечивая в пике пропускную способность в 264MBps. Включение режима AGP 2X Mode удваивает пропускную способность при помощи передачи данных по фронту и срезу синхросигнала до теоретического "потолка" в 528MBps. При этом, понятно, обязательна поддержка спецификации AGP2X как базовой логикой, так и графическим контроллером. Выключение данного режима рекомендуется, если наблюдается нестабильная работа системы или планируется разгон (не учитывается для базовых логик с асинхронным интерфейсом AGP — например, серии i850 и i845x).

AGP Aperture Memory Size

Гипотетическое преимущество интерфейса AGP относительно PCI, если не учитывать схему синхронизации, состоит в том, что он позволяет использовать системное ОЗУ как часть унифицированной архитектуры (UMA — Unified Memory Architecture) для хранения данных, применяя ранее упоминавшийся режим DiME. Графический адаптер может получать доступ к данным и работать с ними прямо в системной памяти, минуя собственную локальную память. Эта особенность требует отведения четко заданного объема системного ОЗУ для использования под операции с графическими данными. По мере увеличения объема локальной видеопамяти графического контроллера, данная особенность резервирования части системной памяти, понятно, теряет собственную релевантность, в результате чего существует несколько рекомендаций по использованию объема отводимого участка основной памяти.

Вообще, апертура является частью диапазона адресного пространства системного ОЗУ, отведенного под графическую память. Ведущие циклы, подпадающие под этот диапазон апертуры, пересылаются к интерфейсу AGP без необходимости трансляции. Размер апертуры AGP определяется, как максимально используемая AGP память, умноженная на два (х2), плюс 12MB — это значит, что размер используемой памяти AGP составляет менее половины размера апертуры AGP. Данное обстоятельство объясняется тем, что система требует не кэшированную память AGP, плюс аналогичную по объему область памяти для комбинированной записи и дополнительные 12MB для виртуальной адресации. Физическая память освобождается по необходимости только когда API (программный слой) делает соответствующий запрос создания нелокальной поверхности (Create Non-local Surface). Операционные системы Windows 9х, например, используют эффект "водопада" (Waterfall Effect), когда поверхности сначала создаются в локальной памяти, а в случае ее заполнения, процесс создания поверхности передается в AGP память, а затем — в системную. Таким образом, использование ОЗУ автоматически оптимизируется для каждого приложения, где AGP- и системная память не используются без абсолютно крайней необходимости.

Однозначно дать схему определения оптимального размера апертуры очень сложно. Тем не менее, оптимум резервирования истемного ОЗУ может определяться следующей формулой: общий объем системного ОЗУ/(объем видео ОЗУ/2). Например, для видеоадаптера с 16MB видеопамяти в ПК со 128MB системного ОЗУ апертура AGP составит 128/(16/2)=16MB, а для видеоадаптера с 64MB видеопамяти в ПК с 256MB системного ОЗУ — 256/(64/2)=8MB. Данное решение является своего рода аппроксимацией — реально в любом случае рекомендуется отводить под апертуру не менее 16MB. Необходимо также помнить, что размер апертуры (по схеме 2 N , или выбор между 32/64 MB) прямо не соответствует получаемой в результате производительности, поэтому увеличивая его до огромных пропорций, производительность не улучшиться. В настоящее время, при среднем объеме системного ОЗУ 128—256 MB, практическим правилом считается иметь размер апертуры AGP от 64MB до 128MB. Превышая 128MB "барьер", производительность не ухудшается, но все равно лучше придерживаться "стандартных" 64—128 MB, чтобы размер таблицы GART не был слишком большой.

Другой "лобовой" рекомендацией, являющейся скорее результатом множественных практических экспериментов, может быть отведение под AGP Aperture Memory Size половины объема системного ОЗУ с учетом возможности BIOS: 8/16/32/64/128/256 MB (схема с шагом 2 N) или выбор между 32/64 MB. Однако в системах с небольшим (до 64MB) и с большим (от 256 и более) объемом ОЗУ данное правило не всегда работает (сказывается эффективность), кроме чего, как говорилось ранее, надо еще и учитывать объем локального ОЗУ самой видеокарты. Поэтому рекомендации в данном контексте можно представить в виде следующей таблицы с учетом возможности BIOS:

Зависимость размера апертуры от объема системного ОЗУ

Spread Spectrum Modulated

Генератор синхросигналов (Clock Synthesizer/Driver) является источником пульсаций, предельные величины которых образуют электромагнитную интерференцию (EMI — ElectroMagnetic Interference) — высокочастотное электромагнитное излучение (помехи), проникающее за пределы среды распространения (передачи), главным образом за счет использования высоких частот для несущей и модуляции. В основе эффекта EMI лежит сложение двух или более частот, в результате чего спектр сигнала приобретает сложный характер. Спектральная модуляция тактового импульса (SSM, по-другому SSC — Spread Spectrum Clock) позволяет равномерно распределить ничтожно малые значения общего фона электромагнитного излучения, исходящего от любого функционирующего компонента системы, по всему частотному спектру синхроимпульса. Иными словами, SSM позволяет "скрыть" высокочастотные помехи на фоне полезного сигнала путем внесения в его спектр еще одного дополнительного сигнала, функционирующего в частотном диапазоне нескольких десятков килогерц (такого рода процесс и называется модуляцией).

Механизм SSM предназначается для уменьшения интерференции гармоник высших типов частоты функционирования шины. Теория сигналов говорит о том, что на определенной частоте в сигнальной линии любая форма волны порождает высшие типы гармонических колебаний, которые аккумулируясь впоследствии могут стать помехой для основного сигнала. Одним из путей обхода данной проблемы является воздействие на основной сигнал определенной частоты модулирующих колебаний гораздо более низкой, что является результатом вариаций ±1% от номинального значения задающей. Обычно реализация SSM сводится к использованию двух разных значений, номинальная частота для которых является опорной, или установка основной частоты как максимума (низкопрофильная модуляция) — чаще к опорной. В действительности же существует масса причин и методов.

В основе стоит факт, что с увеличением частоты функционирования электронные компоненты излучают электромагнитные помехи, которые, в свою очередь, могут стать причиной интерференции сигналов других устройств. Поскольку любое устройство, которое превышает предел допустимых значений влияний сторонних сигналов, не проходит сертификацию федеральной комиссии по связи (FCC — Federal Communication Committee), важно понять методы определения уровня EMI. Для начала тестируемое устройство вводят в режим радиоприемника и определяют диапазон частоты приема в широком спектре с измерением интерференция с видео и аудио сигналами. Чувствительность полосы пропускания тестируемого устройства определяется в порядке 1MHz. Если основная рабочая частота модулируется, расширяя полосу пропускания на более чем типичные 4—5 MHz, спектр электромагнитной интерференции изменяется: вместо острых резких пиков (обычная форма проявления немодулированного EMI) появляются так называемые "гауссовы колокола" (форма сигнала, сверху ограниченная кривой, описываемой гауссовым распределением), в результате чего результирующая амплитуда сигнала становится значительно меньше (1/3—1/4 от амплитуды немодулированной несущей частоты, несущего сигнала). Однако, несмотря на это, энергетика остается постоянной. Поскольку ширина импульса становится больше, а закон сохранения энергии должен выполняться, амплитуда этого сигнала будет меньше.

Разрешение (Enable) модуляции спектра может уменьшить уровень ЭМИ, вызванный скоплением близкорасположенных компонентов, функционирующих на высоких частотах, и улучшить стабильность работы. В случаях использования внештатных условий ("разгон"), включение SSM может привести к нестабильной работе системы из-за того, что с большим значением коэффициента умножения, применяющегося в настоящее время, ±0.5% модуляции могут стать причиной разницы настолько, насколько, скажем, 10MHz для одного цикла модуляции. Иными словами, если процессор функционирует на предельной частоте, ее увеличение еще на 10MHz может стать фатальным, поэтому при работе системы во внештатных условиях функционирования (Overclocking) SSM настоятельно не рекомендуется использовать (Disable).

Autodetect DIMM/PCI Clk

В течение нормального функционирования системы синхросигналы от формирователя передаются через все слоты расширения интерфейсов памяти и PCI. Каждый отдельный слот и его выводы имеют собственные индуктивность, полное сопротивление и емкость, приводящие к ослаблению и затуханию синхросигнала. В добавление к этому сторонние сигналы являются источником EMF (Electric Motion Force, ЭДС) и EMI. Рассматриваемый параметр помогает автоматически определять и настраивать частоту функционирования модулей памяти и адаптеров интерфейса PCI. Его включение (Enable) позволяет уменьшить влияние электромагнитной интерференции на устанавливаемые в систему компоненты, что, в свою очередь, повышает общую стабильность работы всей системы в целом.

Резюме

Итак, ясно одно: однозначно высокоскоростную и чрезвычайно надежную систему можно получить, используя только достаточно качественную память. Это значит, что на данный момент современная память, если она, например, SDRAM, должна жестко удовлетворять все техническим требованиям, выдвигаемым, как минимум, в рамках спецификации РС100. Приобретая память, отвечающую требованиям РС133, Вы получаете дополнительную гарантию, что те параметры, которые описывались ранее, можно смело установить в рекомендуемый минимум (максимум) и получить максимально быструю и одновременно надежную систему. Саму степень "способности к разгону" и отказоустойчивости каждый модуль памяти, равно как и системная (материнская) плата, определяет по-своему. Именно поэтому четкой рекомендации относительно устанавливаемых параметров дать практически нереально. Но, с другой стороны, есть уже готовая схема настройки, придерживаясь которой можно, затратив некоторое время, создать собственную систему, обеспечивающую максимальные показатели производительности и гарантированного функционирования. На вопрос, как поведет себя модуль памяти, да и система в целом, с установленными в BIOS настройками, однозначно может ответить только конкретная ОС и специализированные тестовые пакеты, которые в состоянии достаточно сильно нагрузить подсистему памяти, тщательно ее проверить и указать на возможные сбои или ошибки. Иными словами, только знание и понимание всех описанных ранее параметров, а также терпение и время позволят добиться желаемого результата в достижении заветной цели любого пользователя ПК: собрать максимально быструю и отказоустойчивую систему — идеал соотношения "качество/производительность".

www.jedec.org

Многие ошибочно считают, что установить оперативную память проще простого, настраивать ее якобы не нужно, а разгонять – вообще нет смысла. На самом же деле все намного сложнее и сейчас я в форме вопросов и ответов расскажу, как выжать максимум производительности из оперативной памяти.

Редакция благодарит компании и , любезно предоставившие комплекты памяти и материнские платы для тестирования.

Можно ли совмещаться память разных моделей, брендов и частот?

В теории для ПК можно использовать несколько модулей оперативной памяти не только от разных производителей, но и с разной частотой. В таком случае вся память будет работать на частоте самого медленного модуля. Но на практике же могут возникнуть конфликты несовместимости: ПК может вообще не запускаться, либо же могут случаться периодические сбои ОС. Поэтому оперативку лучше сразу покупать набором из двух или четырех модулей, особенно если планируете заняться разгоном. В модулях из одного комплекта применяются чипы из одной партии, обладающие идентичным разгонным потенциал.

Насколько полезен многоканальный режим работы памяти?

Все современные процессорные платформы Intel и для настольных ПК поддерживают, как минимум, двухканальный режим работы памяти. В свою очередь процессоры Intel Core i7 Gulftown и Intel Xeon Nehalem и Westmere поддерживают трехканальный режим, а AMD Opteron серии 6000, Intel Core i7 LGA 2011 и Xeon E5 и E7 – вообще четырехканальный (восемь слотов памяти).

Процессору двухканальный режим памяти прибавляет от 5 до 10 процентов производительности, тогда как интегрированному графическому ускорителю – до 50 процентов. Именно поэтому при сборке на процессоре AMD A8-7600 со встроенной графикой Radeon R7 мы строго-настрого рекомендуем использовать два модуля памяти.

При наличии только двух модулей памяти и материнской платы с четырьмя слотами DIMM важно не ошибиться с очередностью установки. Так, чтобы задействовать двухканальный режим, модули нужно останавливать в разъемы через один, то есть первый и третий, либо второй и четвертый. Более универсальным является, пожалуй, второй вариант, так как первый слот может перекрываться крупным процессорным кулером, как то . Впрочем, для памяти и с низкопрофильными радиаторами это не является проблемой.

Проверить, действительно ли память заработала в двухканальном режиме, можно с помощью приложения AIDA64 (пункт меню «Тест кеша и памяти»). Эта же программа поможет измерить быстродействие памяти до и после разгона.

Как настроить частоту и тайминги памяти?

Сразу после установки оперативка зачастую работает на своей минимальной частоте, либо на частоте, которую официально поддерживает процессор. К примеру, 2400-МГц HyperX Savage на процессоре Intel Core i3-4130 по умолчанию заработала на частоте всего лишь 1600 МГц. Выставить максимальную частоту памяти можно в настройках BIOS материнской платы: либо вручную, либо с помощью технологии Intel XMP (поддерживается даже материнками AMD).

Если выбрать вручную 2400 МГц, то память будет работать при стандартных для этой частоты таймингах (задержках) 11-14-14-33. Но на практике HyperX Savage может стабильно работать на той же частоте при меньших таймингах. А ведь именно соотношение высокой частоты и низких таймингов гарантирует высокое быстродействие памяти.

Чтобы не пришлось подбирать значение каждого тайминга вручную, компания Intel разработала технологию под названием Extreme Memory Profile. Она позволяет буквально в два клика выбрать оптимальный профиль работы памяти, заранее приготовленный производителем. Так, наша версия HyperX Savage поддерживает два XMP-профиля: 2400 МГц 11-13-14-32 и 2133 МГц 11-13-13-30. Первый актуален, например, для материнской платы с поддержкой разгона памяти до 3300 МГц, а второй – для материнки , в которой частота оперативки ограничена 2133 МГц.

Как разогнать память?

Разгон чего-либо (процессора, видеокарты, памяти) это всегда лотерея: один экземпляр может разгоняться хорошо, второй точно такой же – плохо. Бояться что память во время разгона выйдет из строя не стоит: если вы установите слишком высокую частоту, она попросту не запустится.

Если у материнской платы нет функции автоматического отката настроек разгона после нескольких неудачных попыток запуска ПК, сбросить настройки можно вручную с помощью перемычки Clear CMOS (другое название JBAT).

В случаев оперативной памяти подбирать экспериментальным методом придется не только частоту и напряжение питания, но и тайминги. Причем не факт, что удастся подобрать соотношение лучше, чем то что предусмотрено максимальным XMP-профилем. В случае HyperX Savage именно это и случилось: разогнать память удалось до частоты 2600 МГц, но тайминги пришлось повысить до 12-14-15-33.

AIDA64 Cache & Memory Benchmark

Измерение быстродействие памяти вышеупомянутой программой AIDA64 Cache & Memory Benchmark до и после разгона показало падение скорости в среднем на 14 процентов. Так что разгон памяти на 200 МГц выше номинала оказался эффектным в теории, но бесполезным на практике. Но это в случае топовой 2400-МГц версии HyperX Savage, а у более низкочастотной версии, например 1600-МГц, потенциал для ручного разгона намного лучше.

Выводы

Как видите, правильно установить и настроить оперативную память не так уж и сложно, особенно если она поддерживает готовые XMP-профили. Если покупать память комплектом, то можно получить прирост быстродействия не только от двухканального режима, но и от удачного разгона. А чтобы не было несовместимости с крупными процессорными кулерами, лучше выбрать низкопрофильную оперативку, особенно если планируете использовать ближайший к процессору слот памяти.

| Цифровые фотопринтеры |

Управление оперативной памятью

BIOS ROM, например, фирмы Award, имеет встроенную setup-программу, которая позволяет менять базовую конфигурацию системы. Эта информация записывается в CMOS RAM, чтобы не потерять ее при отсутствии электропитания компьютера. Переход на setup-программу BIOS - BIOS Setup - осуществляется по нажатию ключевых клавиш при включении компьютера или его перезагрузке. Обычно для этих целей используется клавиша .

Изменение конфигурации осуществляется с помощью установки значений соответствующих параметров в Setup с последующим их сохранением в CMOS RAM. Эта процедура часто называется настройкой BIOS Setup.

От установок в BIOS Setup нередко зависит общая производительность всей системы компьютера. Во многих случаях существует реальная возможность значительно повысить производительность компьютера, изменив параметры в BIOS Setup. Особенно это касается параметров работы с памятью.

Чаще всего установки по умолчанию обеспечивают стабильную работу всей системы. Однако эти установки не обеспечивают максимальной производительности. Идея заключается в том, чтобы попробовать подобрать параметры так, чтобы компьютер работал и быстро, и стабильно. Для достижения максимальной производительности компьютера средствами BIOS Setup в основном необходимо экспериментировать с установками временных задержек при обращении к оперативной памяти (меню BIOS Memory Timing), внутренней или внешней кэш-памяти и работе с ними. Целесообразно также обратить внимание на параметры, определяющие режимы видеоадаптера и жесткого диска.

При выборе параметров практически всегда можно исходить из принципа, чем меньше задержки, тем лучше. В то же время установка слишком низких значений данных параметров может привести к нестабильной работе памяти, а следовательно, и компьютера. В этом случае достаточно загрузить установки по умолчанию (меню BIOS Setup Defaults), и система вернется в первоначальное состояние. Изменяя параметры BIOS Setup, связанные с задержками при работе с памятью, невозможно нанести какой-либо вред компьютеру. Если система работает не стабильно или вообще отказывается функционировать, необходимо лишь вернуться к исходным установкам.

Подробное описание каждого из параметров можно найти в документации по материнской плате или же в соответствующей технической литературе. Здесь же приводятся некоторые примеры их корректировки с целью повышения скорости работы оперативной памяти компьютера.

Чаше всего все необходимые параметры, управляющие работой оперативной памяти, находятся в меню BIOS Setup, которое называется Advanced Chipset Setup, пункты которого перечислены ниже. Обычно изменять значения можно с помощью клавиш <+> и <-> или И Значения Enabled/Disabled означают включить/выключить соответствующую опцию.

• Auto Configuration
  Автоматическая установка параметров компьютером.
  Для обеспечения возможности коррекции параметров вручную целесообразно выключить данную опцию. В противном случае многие параметры будут установлены автоматически.
• DRAM Read Timing
  Количество циклов при обращении к памяти.
  Данный параметр может принимать значения xlll, x222, хЗЗЗ, х444. Чем меньше количество циклов, тем лучше. Необходимо-уменьшить до минимально возможного значения. Это увеличит производительность. Однако следует обязательно убедиться в стабильности работы при новом значении параметра. Возможные (рекомендуемые) значения: EDO RAM - х222 и хЗЗЗ, FPM RAM - хЗЗЗ и х444, SDRAM - xlll и х222.
• DRAM Write Timing
  Необходимо изменить данный параметр по схеме, аналогичной предыдущей. П RAS to CAS Delay
  Следует попытаться установить этот параметр как можно меньше. Однако не любая память сможет работать с низким значением.
• DRAM Leadoff Timing
  Значение этого параметра зависит не только от используемой памяти, но также и от чипсета на материнской плате. При чтении чипсет Intel Triton FX не позволяет (обычно) установить циклы работы меньше, чем 7-х-х-х, чипсет ТХ или НХ - 5-х-х-х, а при записи - 5-х-х-х (FX) и 4-х-х-х (ТХ и НХ).
  При значении 5 система будет работоспособна в случае использования 50 не памяти EDO или 10 не SDRAM. Как всегда, стоит попробовать наименьшее возможное значение.
• Turbo Read Leadoff
• Turbo Read Pipelining
• Speculative Lead Off
  Следует попробовать включить эти параметры и посмотреть на производительность и работоспособность компьютера. Иногда встречается память, производительность которой значительно возрастает при включении данных параметров.

Настройка модулей оперативной памяти

Одной из важнейших подсистем, влияющих на производительность компьютера, является оперативная память. Ее скоростные возможности зависят от настройки работы модулей памяти (твикинг - tweaking), осуществляемой в BIOS Setup.

Обычно все необходимые параметры для модулей памяти устанавливаются в автоматическом режиме - по умолчанию. Это осуществляется, как правило, с помощью специального параметра, например, DRAM Timing, который принимает обычно в BIOS Setup современных материнских плат значения By SPD или Manual.

Значение By SPD (SPD - Serial Presence Detect) обеспечивает установку параметров, рекомендуемых производителем модулей памяти. Здесь следует отметить, что производители, страхуясь, как правило, завышают задержки, обеспечивая гарантированную устойчивость работы во всех конфигурациях компьютера. Но следует учитывать, что при этом они снижают производительность системы, повысить которую можно переходом в режим Manual и установкой оптимальных для конкретных экземпляров модулей памяти значений параметров.

Зависимость производительности от установки разных значений наборов ряда параметров, определяющих скорость работы подсистемы оперативной памяти, приведены ниже.

Тестовая система

В тестовой системе было использовано следующее оборудование:

• материнская плата Abit KX7-333;
• 256 Мбайт РС2100 DDR SDRAM, производства Samsung; П процессор AMD Athlon XP 1600+;
• видеокарта МХ440 на чипе NVidia GeForce4 64Mb (NVIDIA Detonatorv28.32);
• звуковая карта Creative Live 5.1;
• жесткий диск IBM DTLA 307030 30Gb;
• блок питания PowerMan 250W;
• операционная система Windows 2000 English SP1.

Для демонстрации возможностей оптимальной настройки памяти использо-ался тест SiSoft Sandra 2002, а также игровой тест Quake3. Для большей аглядности параметры изменялись по очереди. Для каждого набора установленных параметров ниже приводятся значения достигнутой производигльности.

Установки по умолчанию

Начальные параметры при установленных значениях частоты FSB и частоты аботы памяти 133 МГц:

• Bank Interleave = Disable
• DRAM Command Rate = 2T
• CAS Latency = 2.5T
• Trp = 3T
• Tras = 6T
• Trcd = 3T

Оценка производительности при значениях параметров по умолчанию

DRAM Command Rate

С помощью параметра DRAM Command Rate можно вручную изменять задержки при передаче данных между чипсетом и памятью. Это один из тех параметров, которые существенно влияют на производительность подсистемы памяти. Возможные значения 2Т и IT. Наиболее быстрым является IT.

Для оценки производительности выбирается значение IT, при этом для параметра Bank Interleave оставляется значение 4 Bank.

Оценка производительности при Bank Interleave = 4 Bank

Параметр CAS Latency определяет в тактах величину задержки при работе с оперативной памятью. Чем меньше это значение, тем быстрее модули памяти реагируют на запросы, т. е. тем быстрее работает подсистема памяти. Это, пожалуй, наиболее важный, с точки зрения производительности, параметр работы памяти. Возможные варианты значений параметра 2.5Т и 2Т.

Для оценки производительности выбирается значение 2Т, при неизменных значениях ранее установленных параметров, т. е. Bank Interleave = 4 Bank и DRAM Command Rate = IT.

Оценка производительности при Bank Interleave = 4 Bank и Command Rate = 1T

Как правило, на этом этапе настройка подсистемы памяти заканчивается. Однако, если используются высококачественные модули памяти, то, изменяя параметры Trp (Precharge to Active), Tras (Active to precharge) и Trcd (Active to CMD), можно получить еще небольшую прибавку в скорости.

Значения параметров Trp, Tras, Trcd по умолчанию соответственно: ЗТ, 6Т и ЗТ. Уменьшение указанных величин сопровождается увеличением скорости работы подсистемы памяти. В процессе настройки для этих параметров были установлены следующие значения: Trp = 2Т, Tras = 5Т и Trcd = 2Т.

Оценка производительности

К.ак следует из результатов тестирования, уменьшение значений для параметров Trp, Tras, Trcd обеспечило прирост производительности около 7,5% ю тесту Sandra и более 12% в игровом тесте Quake3.

Производительность системы с DDR333

Чриведенные результаты тестирования были получены на компьютере, в сонфигурации которого была использована память DDR266 (РС2100). Сле-ювало ожидать, что замена памяти на DDR333 (РС2700) обеспечит даль-гейший рост производительности. Однако тестовый модуль памяти смог аработать на штатной частоте, т. е. при установленных значениях частоты:SB 133 МГц и частоты работы памяти 166 МГц, только при следующих начениях параметров:

• Bank Interleave = 4 Bank
• DRAM Command Rate = IT
• CAS Latency = 2T
• Trp = 3T J Tras = 6T
• Trcd = 3T

Опенка пооизволительности с МОДУЛЯМИ памяти DDR333

Параметры настройки модулей и оценка производительности

Следует отметить, что в случае неоптимального выбора значений параметров, определяющих работу оперативной памяти, пользователь теряет значительную часть производительности системы. Это же происходит и при попытке сэкономить финансовые средства на качестве оперативной памяти. Потери в производительности могут достигать по некоторым оценкам до 5- 10%. О величине этой оценки можно судить, например, по тому факту, что прирост в 5-10 FPS в игровом тесте Quake3 (Fastest) соответствует разнице между использованием процессоров AMD Athlon XP1700+ и ХР1600+.

Анализируя приведенные результаты, целесообразно обратить внимание на частотный режим 166 МГц/166 МГц. Он обеспечивает синхронную работу подсистемы памяти и процессорной шины, обеспечивающей, кстати, при 166 МГц разгон процессора с частоты 1400 до 1750 МГц. В этом режиме отсутствуют задержки на тактовое согласование сигналов. Кроме того, для используемой материнской платы, как впрочем и для многих других, начиная с частоты процессорной шины 166 МГц, используется делитель 1/5 для частоты шины PCI и 2/5 для AGP. Это обеспечивает работу контроллеров жестких дисков и видеоадаптеров на стандартных для них частот, т. е. соответственно для PCI - 33 МГц и AGP - 66 МГц.

Необходимо отметить, что перечисленными примерами не исчерпывается все многообразие возможных параметров и их значений, используемых в оптимальной настройке режимов работы модулей оперативной памяти. Однако те, что были применены, стали стандартным набором и встречаются в большинстве современных материнских плат. Выбор оптимальных для используемых экземпляров модулей памяти значений этих параметров обеспечивает, как это и было продемонстрировано на приведенных результатах настройки и тестирования производительности системы. При этом для дос-гижения стабильной работы при минимальных значениях параметров для модулей оперативной памяти полезно повышать напряжение, подаваемое на модули памяти (Vmem). Однако необходимо учитывать, что это вместе с установкой повышенных частот работы сопровождается иногда значительным /величением теплообразования, препятствующим корректной работе модулей памяти. В таких случаях для предотвращения опасного перегрева целе-юобразно использовать либо радиаторы для памяти, либо организовывать жтивное охлаждение.

Управление кэш-памятью

Параметры, управляющие работой кэш-памяти, как правило, находятся в деню BIOS Setup, которое называется BIOS Features Setup, пункты которого перечислены ниже. Обычно изменять значения можно с помощью клавиш;+> и <-> или И Значения Enabled/Disabled означают 1ключить/выключить соответствующую опцию.

• CPU Internal Cache/CPU External Cache

Внутренний/внешний кэш процессора. Параметр разрешает или запрещает работу внутреннего/внешнего кэша процессора. Запрет значительно замедляет работу компьютера. Это иногда необходимо в случае использования устаревших плат расширения и некоторых программ, разработанных для менее производительных компьютеров.

• CPU L 1 Cache/CPU L 2 Cache

Кэш первого/второго уровня процессора. Параметр разрешает или запрещает работу кэша первого/второго уровня для соответствующих процессоров: Pentium Pro, Pentium II, Pentium III, Celeron, AMD-K6-III и т. п. Запрет значительно замедляет работу компьютера. Это иногда необходимо в случае использования устаревших плат расширения и некоторых программ, разработанных для менее производительных компьютеров.

• CPU L 2Cache ECC Checking

Использовать ЕСС для кэш-памяти 2-го уровня. Параметр включает или выключает ЕСС кэш-памяти 2-го уровня для процессоров, в архитектуре которых они используются.

Управление видеоподсистемой и жесткими дисками

Параметры, управляющие работой видеоподсистемы, жестких дисков и System BIOS, как правило, находятся в меню BIOS Setup, которые называются BIOS Features Setup и Chipset Features Setup, пункты которых перечислены ниже. Обычно изменять значения можно с помощью клавиш <+> и <-> или И Значения Enabled/Disabled означают включить/выключить соответствующую опцию.

• Video BIOS Shadow

Копия видео-BIOS.

Параметр разрешает или запрещает создание копии видео-BIOS в оперативной памяти. При разрешающем значении параметра создается копия видео-BIOS, с которой и происходит реальная работа при формальном обращении к видео-BIOS. Ускорение связано с тем, что работа с ОЗУ осуществляется значительно быстрее, чем с ПЗУ.

• Video BIOS Cacheable

Кэширование видео-BIOS.

Параметр включает или выключает кэширование видео-BIOS. Кэширование увеличивает скорость видеовывода.

• System BIOS Shadow

Параметр разрешает или запрещает создание копии System BIOS в оперативной памяти. При разрешающем значении параметра создается копия, с которой происходит реальная работа при формальном обращении к System BIOS. Ускорение связано с тем, что работа с ОЗУ осуществляется значительно быстрее, чем с ПЗУ.

• System BIOS Cacheable

Кэширование System BIOS.

Параметр включает или выключает кэширование (System BIOS. Кэширование увеличивает скорость выполнения команд System BIOS.

• AGP Aperture Size (MB)

Размер памяти для AGP-видеокарт.

Параметр задает величину части оперативной памяти, выделяемой для AGP-видеокарт. Диапазон изменения параметра - от 4 Мбайт до 256 Мбайт. Память выделяется динамически в пределах указанной величины. Остальная часть выделенной памяти может быть использована операционной системой.

• AGP/CLK

Делитель для частоты AGP.

В соответствии с заданным значением делителя устанавливается частота AGP, величина которой зависит от делителя и частоты шины процессора (FSB). Для некоторых материнских плат данный параметр выбирается из значений: 1 или 2/3.

• IDE HDD Block Mode

Включение этой опции устанавливает режим передачи данных для жесткого диска блоками, что увеличивает скорость обмена и, соответственно, производительность дисковой подсистемы.

по материалам www.3DNews.ru

По умолчанию все характеристики оперативной памяти компьютера определяются БИОС и Windows полностью автоматически в зависимости от конфигурации оборудования. Но при желании, например, попытке разогнать RAM, есть возможность произвести регулировку параметров самостоятельно в настройках BIOS. К сожалению, сделать это можно не на всех материнских платах, на некоторых старых и простых моделях такой процесс невозможен.

Изменять можно основные характеристики оперативной памяти, то есть тактовую частоту, тайминги и напряжение. Все эти показатели взаимосвязаны. И поэтому к настройке оперативной памяти в БИОС нужно подходить теоретически подготовленным.

Способ 1: Award BIOS

Если на вашей системной плате установлена прошивка от Phoenix/Award, то алгоритм действий будет выглядеть примерно так, как указано ниже. Помните, что названия параметров могут незначительно отличаться.

1. Делаем перезагрузку ПК. Входим в БИОС с помощью сервисной клавиши или сочетания клавиш. Они бывают различные в зависимости от модели и версии «железа»: Del , Esc , F2 и так далее.
2. Нажимаем комбинацию Ctrl + F1 для входа в расширенные настройки. На открывшейся странице стрелками переходим в пункт «MB Intelligent Tweaker (M.I.T.)» и нажимаем Enter .



3. В следующем меню находим параметр «System Memory Multiplier» . Изменяя его множитель, можно уменьшать или увеличивать тактовую частоту работы оперативной памяти. Выбираем чуть больше действующей.



4. Можно осторожно увеличить напряжение тока, подаваемого на RAM, но не более чем на 0,15 вольта.



5. Возвращаемся на главную страницу БИОС и выбираем параметр «Advanced Chipset Features» .



6. Здесь можно настроить тайминги, то есть время отклика устройства. В идеале, чем меньше этот показатель, тем быстрее функционирует оперативная память ПК. Сначала меняем значение «DRAM Timing Selectable» с «Auto» на «Manual» , то есть на режим ручной регулировки. Затем можно поэкспериментировать уменьшая тайминги, но не более чем на единицу единовременно.



7. Настройки закончены. Выходим из BIOS с сохранением изменений и запускаем любой специальный тест для проверки стабильности работы системы и RAM, например, в AIDA64 .



8. При неудовлетворенности результатами настройки RAM повторите по вышеуказанному алгоритму.

Способ 2: AMI BIOS

Если БИОС на вашем компьютере от American Megatrends, то кардинально значительных отличий от Award не будет. Но на всякий случай вкратце рассмотрим этот случай.

Способ 3: UEFI BIOS

На большинстве современных материнских плат стоит UEFI BIOS с красивым и удобным интерфейсом, поддержкой русского языка и компьютерной мыши. Возможности по настройке RAM в такой прошивке очень широкие. Рассмотрим их подробно.

1. Заходим в БИОС, нажав Del или F2 . Реже встречаются другие сервисные клавиши, узнать их можно в документации или из подсказки внизу экрана. Далее переходим в «Advanced Mode» , нажав F7 .



2. На странице расширенных настроек переходим на вкладку «Ai Tweaker» , находим параметр «Memory Frequency» и в выпадающем окне выбираем желаемую тактовую частоту оперативной памяти.



3. Продвигаясь ниже по меню, видим строку «DRAM Timing Control» и нажав на нее, попадаем в раздел регулировки различных таймингов RAM. ПО умолчанию во всех полях стоит «Auto» , но при желании можно попробовать поставить свои значения времени отклика.



4. Возвращаемся в меню «Ai Tweaker» и заходим в «DRAM Driving Control» . Здесь можно попытаться чуть увеличить множители частоты RAM и ускорить её работу. Но делать это надо осознанно и осторожно.



5. Опять возвращаемся на прошлую вкладку и далее наблюдаем параметр «DRAM Voltage» , где можно изменять подаваемое на модули оперативной памяти напряжение электрического тока. Повышать вольтаж можно на минимальные значения и поэтапно.



6. Затем выходим в окно расширенных настроек и передвигаемся во вкладку «Advanced» . Там посещаем «North Bridge» , страницу северного моста материнской платы.



7. Здесь нас интересует строка «Memory Configuration» , на которую и нажимаем.



8. В следующем окне можно изменить параметры конфигурации модулей оперативной памяти, установленных в ПК. Например, включить или выключить контроль и коррекцию ошибок (ECC) RAM, определить режим чередования банков оперативной памяти и так далее.



9. Закончив настройки, сохраняем внесенные изменения, покидаем BIOS и загрузив систему, проверяем работу RAM в любом специализированном тесте. Делаем выводы, исправляем ошибки повторной регулировкой параметров.

Как вы увидели, настройка оперативной памяти в БИОС вполне возможна для опытного пользователя. В принципе, в случае ваших некорректных действий на этом направлении компьютер просто не включится или прошивка сама сбросит ошибочные значения. Но осторожность и чувство меры не помешает. И помните, что износ модулей RAM при увеличенных показателях соответственно ускоряется.

Разгоняя компьютер, мы больше внимания уделяем таким компонентам как процессор и видеокарта, а память, как не менее важную составляющую, иногда обходим стороной. А ведь именно тонкая настройка подсистемы памяти может дополнительно увеличить скорость рендеринга сцены в трехмерных редакторах, уменьшить время на компрессию домашнего видеоархива или прибавить пару кадров за секунду в любимой игре. Но даже если вы не занимаетесь оверклокингом, дополнительная производительность никогда не помешает, тем более что при правильном подходе риск минимален.

Уже прошли те времена, когда доступ к настройкам подсистемы памяти в BIOS Setup был закрыт от лишних глаз. Сейчас их столько, что даже подготовленный пользователь может растеряться при таком разнообразии, не говоря уже о простом "юзере". Мы постараемся максимально разъяснить действия, необходимые для повышения производительности системы посредством простейших настроек основных таймингов и, при необходимости, некоторых других параметров. В данном материале мы рассмотрим платформу Intel с памятью DDR2 на базе чипсета от той же компании, и основной целью будет показать не то, насколько поднимется быстродействие, а то, как именно его необходимо поднять. Что касается альтернативных решений, то для памяти стандарта DDR2 наши рекомендации практически полностью применимы, а для обычной DDR (меньшие частота и задержки, и большее напряжение) есть некоторые оговорки, но в целом принципы настройки те же.

Как известно, чем меньше задержки, тем меньше латентность памяти и, соответственно, выше скорость работы. Но не стоит сразу же и необдуманно уменьшать параметры памяти в BIOS, так как это может привести к совершенно обратным результатам, и вам придется либо возвращать все настройки на место, либо воспользоваться Clear CMOS. Все необходимо проводить постепенно - изменяя каждый параметр, перезагружать компьютер и тестировать скорость и стабильность системы, и так каждый раз, пока не будут достигнуты стабильные и производительные показатели.

На данный момент времени самым актуальным типом памяти является DDR2-800, но он появился недавно и пока только набирает обороты. Следующий тип (вернее, предыдущий), DDR2-667, является одним из самых распространенных, а DDR2-533 уже начинает сходить со сцены, хотя и присутствует на рынке в должном количестве. Память DDR2-400 нет смысла рассматривать, так как она практически уже исчезла из обихода. Модули памяти каждого типа имеют определенный набор таймингов, а для большей совместимости с имеющимся разнообразием оборудования они немного завышены. Так, в SPD модулей DDR2-533 производители обычно указывают временные задержки 4-4-4-12 (CL-RCD-RP-RAS), в DDR2-667 - 5-5-5-15 и в DDR2-800 - 5-5-5-18, при стандартном напряжении питания 1,8-1,85 В. Но ничто не мешает их снизить для увеличения производительности системы, а при условии поднятия напряжения всего до 2-2,1 В (что для памяти будет в пределах нормы, но охлаждение все же не помешает) вполне возможно установить еще более агрессивные задержки.

В качестве тестовой платформы для наших экспериментов мы выбрали следующую конфигурацию:

• Материнская плата: ASUS P5B-E (Intel P965, BIOS 1202)
• Процессор: Intel Core 2 Extreme X6800 (2,93 ГГц, 4 Мб кэш, FSB1066, LGA775)
• Система охлаждения: Thermaltake Big Typhoon
• Видеокарта: ASUS EN7800GT Dual (2хGeForce 7800GT, но использовалось только "половина" видеокарты)
• HDD: Samsung HD120IJ (120 Гб, 7200 об/мин, SATAII)
• Привод: Samsung TS-H552 (DVD+/-RW)
• Блок питания: Zalman ZM600-HP

В качестве оперативной памяти использовалось два модуля DDR2-800 объемом 1 Гб производства Hynix (1GB 2Rx8 PC2-6400U-555-12), благодаря чему появилась возможность расширить количество тестов с различными режимами работы памяти и комбинациями таймингов.

Приведем перечень необходимого ПО, позволяющего проверить стабильность системы и зафиксировать результаты настроек памяти. Для проверки стабильной работы памяти можно использовать такие тестовые программы как Testmem, Testmem+, S&M, Prime95 , в качестве утилиты настройки таймингов "на лету" в среде Windows применяется MemSet (для платформ Intel и AMD) и A64Info (только для AMD) . Выяснение оправданности экспериментов над памятью можно осуществить архиватором WinRAR 3.70b (имеется встроенный бенчмарк), программой SuperPI , рассчитывающая значение числа Пи, тестовым пакетом Everest (также есть встроенный бенчмарк), SiSoft Sandra и т.д.

Основные же настройки осуществляются в BIOS Setup. Для этого необходимо во время старта системы нажать клавишу Del, F2 или другую, в зависимости от производителя платы. Далее ищем пункт меню, отвечающий за настройки памяти: тайминги и режим работы. В нашем случае искомые настройки находились в Advanced/Chipset Setting/North Bridge Configuration (тайминги) и Advanced/Configure System Frequency (режим работы или, проще говоря, частота памяти). В BIOS"е других плат настройки памяти могут находиться в "Advanced Chipset Features" (Biostar), "Advanced/Memory Configuration" (Intel), "Soft Menu + Advanced Chipset Features" (abit), "Advanced Chipset Features/DRAM Configuration" (EPoX), "OverClocking Features/DRAM Configuration" (Sapphire), "MB Intelligent Tweaker" (Gigabyte, для активации настроек необходимо в главном окне BIOS нажать Ctrl+F1 ) и т.д. Напряжение питания обычно изменяется в пункте меню, отвечающем за оверклокинг и обозначается как "Memory Voltage", "DDR2 OverVoltage Control", "DIMM Voltage", "DRAM Voltage", "VDIMM" и т.д. Также у различных плат от одного и того же производителя настройки могут отличаться как по названию и размещению, так и по количеству, так что в каждом отдельном случае придется обратиться к инструкции.

Если нет желания поднимать рабочую частоту модулей (при условии возможностей и поддержки со стороны платы) выше ее номинальной, то можно ограничиться уменьшением задержек. Если да, то вам скорее придется прибегнуть к повышению напряжения питания, равно как и при снижении таймингов, в зависимости от самой памяти. Для изменения настроек достаточно необходимые пункты перевести из режима "Auto" в "Manual". Нас интересуют основные тайминги, которые обычно находятся вместе и называются следующим образом: CAS# Latency Time (CAS, CL, Tcl, tCL), RAS# to CAS# Delay (RCD, Trcd, tRCD), RAS# Precharge (Row Precharge Time, RP, Trp, tRP) и RAS# Activate to Precharge (RAS, Min.RAS# Active Time, Cycle Time, Tras, tRAS). Также есть еще один параметр - Command Rate (Memory Timing, 1T/2T Memory Timing, CMD-ADDR Timing Mode) принимающий значение 1T или 2T (в чипсете AMD RD600 появилось еще одно значение - 3Т) и присутствующий на платформе AMD или в чипсетах NVidia (в логике от Intel он заблокирован в значении 2T). При снижении этого параметра до единицы увеличивается быстродействие подсистемы памяти, но снижается максимально возможная ее частота. При попытке изменить основные тайминги на некоторых материнских платах могут ожидать "подводные камни" - отключив автоматическую настройку, мы тем самым сбрасываем значения подтаймингов (дополнительные тайминги, влияющие как на частоту, так и на быстродействие памяти, но не так значительно, как основные), как, например, на нашей тестовой плате. В этом случае придется воспользоваться программой MemSet (желательно последней версии) и просмотреть для каждого режима работы памяти значения подтаймингов (субтаймингов), чтобы установить аналогичные в BIOS"e.

Если названия задержек не совпадут, то тут хорошо проявляет себя "метод научного тыка". Незначительно изменяя дополнительные настройки в BIOS Setup, проверяем программой, что, где и как изменилось.

Теперь для памяти, функционирующей на частоте 533 МГц, можно попытаться вместо стандартных задержек 4-4-4-12 (или какого-либо другого варианта) установить 3-3-3-9 или даже 3-3-3-8. Если с такими настройками система не стартует, поднимаем напряжение на модулях памяти до 1,9-2,1 В. Выше не рекомендуется, даже при 2,1 В желательно использовать дополнительное охлаждение памяти (простейший вариант - направить на них поток воздуха от обычного кулера). Но сперва необходимо провести тесты при стандартных настройках, например в очень чувствительном к таймингам архиваторе WinRAR (Tools/Benchmark and hardware test). После изменения параметров проверяем снова и, если результат удовлетворяет, оставляем как есть. Если нет, как это произошло в нашем тестировании, то при помощи утилиты MemSet в среде Windows (эта операция может привести либо к зависанию системы, либо, что еще хуже, полной неработоспособности ее) или же средствами BIOS Setup поднимаем на единицу RAS# to CAS# Delay и снова тестируем. После можно попытаться уменьшить на единицу параметр RAS# Precharge, что немного увеличит быстродействие.

Тоже самое проделываем для памяти DDR2-667: вместо значений 5-5-5-15 выставляем 3-3-3-9. При проведении тестов нам пришлось также увеличить RAS# to CAS# Delay, иначе быстродействие ничем не отличалось от стандартных настроек.

Для системы, использующей DDR2-800, задержки можно уменьшить до 4-4-4-12 или даже 4-4-3-10, в зависимости от конкретных модулей. В любом случае подбор таймингов сугубо индивидуален, и дать конкретные рекомендации достаточно сложно, но приведенные примеры вполне могут помочь вам в тонкой настройке системы. И не забываем о напряжении питания.

В итоге мы провели тестирование с восемью различными вариантами и комбинациями режимов работы памяти и ее задержками, а также включили в тесты результаты оверклокерской памяти, - Team Xtreem TXDD1024M1066HC4, работавшей на эффективной частоте 800 МГц при таймингах 3-3-3-8. Итак, для режима 533 МГц вышло три комбинации с таймингами 4-4-4-12, 3-4-3-8 и 3-4-2-8, для 667 МГц всего две - 5-5-5-15 и 3-4-3-9, а для режима 800 МГц, как и в первом случае, три - 5-5-5-18, 4-4-4-12 и 4-4-3-10. В качестве тестовых пакетов использовались: подтест памяти из синтетического пакета PCMark05, архиватор WinRAR 3.70b, программа расчета числа Пи - SuperPI и игра Doom 3 (разрешение 1024x768, качество графики High). Латентность памяти проверялась встроенным бенчмарком программы Everest. Все тесты проходили в среде Windows XP Professional Edition SP2. Представленные результаты на диаграммах расположены по режимам работы.

Как видите по результатам, разница в некоторых тестах незначительная, а порой даже мизерная. Это обусловлено тем, что системная шина процессора Core 2 Duo, равная 1066 МГц, имеет теоретическую пропускную способность 8,5 Гб/с, что соответствует пропускной способности двухканальной памяти DDR2-533. При использовании более скоростной памяти ограничивающим фактором быстродействия системы становится шина FSB. Уменьшение задержек ведет к росту быстродействия, но не так заметно, как повышение частоты памяти. При использовании в качестве тестового стенда платформы AMD можно было бы наблюдать совсем другую картину, что мы по возможности и сделаем в следующий раз, а пока вернемся к нашим тестам.

В синтетике рост производительности при уменьшении задержек для каждого из режимов составил 0,5% для 533 МГц, 2,3% для 667 МГц и 1% для 800 МГц. Заметен значительный рост производительности при переходе от памяти DDR2-533 к DDR2-667, а вот смена с 667 на DDR2-800 дает уже не такую прибавку скорости. Также память уровнем ниже и с низкими таймингами вплотную приближается к более высокочастотному варианту, но с номинальными настройками. И это справедливо практически для каждого теста. Для архиватора WinRAR, который достаточно чувствителен к изменению таймингов, показатель производительности немного вырос: 3,3% для DDR2-533 и 8,4% для DDR2-667/800. Расчет восьмимиллионного знака числа Пи отнесся к различным комбинациям в процентном соотношении лучше, чем PCMark05, хоть и незначительно. Игровое приложение не сильно жалует DDR2-677 с таймингами 5-5-5-15, и только снижение последних позволило обойти менее скоростную память (которой, как оказалось, все равно, какие тайминги стоят) на два кадра. Настройка памяти DDR2-800 дала прибавку еще в два кадра, а оверклокерский вариант, который имел неплохой разрыв в остальных тестах, не слишком вырвался вперед относительно менее дорогого аналога. Все же, кроме процессора и памяти, есть еще одно звено - видеоподсистема, которая вносит свои коррективы в производительность всей системы в целом. Результат латентности памяти удивил, хотя, если присмотреться к графику, становится ясно, отчего показатели именно такие, какие есть. Падая с ростом частоты и уменьшением таймингов от режима DDR2-533 4-4-4-12, латентность имеет "провал" на DDR2-667 3-4-3-9, а последний режим практически ничем кроме частоты от предыдущего не отличается. И благодаря столь низким задержкам DDR2-667 запросто обходит DDR2-800, которая имеет более высокие значения, но пропускная способность DDR2-800 позволяет в реальных приложениях все же вырваться вперед.

И в заключение хотелось бы сказать, что несмотря на небольшой процент прироста быстродействия (~0,5-8,5), который получается от уменьшения временных задержек, эффект все же присутствует. И даже при переходе с DDR2-533 на DDR2-800 мы получаем прибавку в среднем 3-4%, а в WinRAR более 20. Так что подобный "тюнинг" имеет свои плюсы и позволяет даже без серьезного разгона немного поднять производительность системы.